[发明专利]ΔΣ调制器、ΔΣ调制型A/D转换器以及增量式ΔΣ调制型A/D转换器

权利要求书

1.一种ΔΣ调制器，包括：

输入电路(2)，其被配置为在所述输入电路的采样时段中将与模拟输入电压相对应的电荷存储在采样电容器(Cs)中，并在所述输入电路的保持时段中传输所述采样电容器的所述电荷；

D/A转换器(6)，其被配置为根据量化结果在所述D/A转换器的采样时段中将与多个模拟电势中的一个相对应的电荷存储在DAC电容器(Cd)中并在所述D/A转换器的保持时段中传输所述DAC电容器的所述电荷；

积分电路(3)，其被配置为对存储在所述输入电路中的所述电荷和存储在所述D/A转换器中的所述电荷进行积分；

量化器(4)，其被配置为量化所述积分电路的输出；以及

控制电路(5)，其被配置为基于所述量化器的所述量化结果来控制所述输入电路和所述D/A转换器的所述采样时段和所述保持时段，

其中，所述控制电路被配置为控制所述输入电路的所述保持时段和所述D/A转换器的所述保持时段彼此不重叠。

2.根据权利要求1所述的ΔΣ调制器，其中：

所述控制电路被配置为在所述输入电路的所述采样时段中控制所述D/A转换器的采样操作和随后的保持操作，并且在所述输入电路的所述保持时段中控制所述D/A转换器的等待操作。

3.根据权利要求2所述的ΔΣ调制器，其中：

所述控制电路被配置为在所述输入电路的所述采样时段中控制所述D/A转换器多次执行所述采样操作和所述随后的保持操作。

4.根据权利要求3所述的ΔΣ调制器，其中：

所述控制电路被配置为延长所述输入电路的所述保持时段以与所述D/A转换器的所述采样时段重叠，并且将所述输入电路的所述采样时段设置为从所述D/A转换器的所述保持时段开始。

5.根据权利要求2所述的ΔΣ调制器，其中：

所述控制电路被配置为将所述输入电路的所述保持时段和所述D/A转换器的所述等待时段设置为对应于所述D/A转换器的多个所述采样时段或所述保持时段。

6.根据权利要求1至5中任一项所述的ΔΣ调制器，其中：

所述控制电路被配置为将由所述输入电路的所述采样时段和所述保持时段形成的一个周期设置为偶数个最小控制时段，所述最小控制时段中的每个等于所述D/A转换器的所述采样时段或所述保持时段。

7.一种ΔΣ调制型A/D转换器，包括：

根据权利要求1至5中任一项所述的ΔΣ调制器。

8.一种增量式ΔΣ调制型A/D转换器，包括：

根据权利要求1至5中任一项所述的ΔΣ调制器。