[发明专利]一种面向宽电压的在线时序检错纠错电路

权利要求书

1.一种面向宽电压的在线时序检错纠错电路，其特征在于，包括控制信号发生单元、在线时序检错单元和在线时序纠错单元；其中，

控制信号发生单元，用于对全局时钟信号CK进行调制，产生检测控制信号DCS输出至在线时序检错单元；控制信号发生单元根据在线时序检错单元输入的时序出错信号ERR，产生时序未出错信号NERR输出至在线时序纠错单元；

在线时序检错单元，用于当接收到DCS后进行时序错误检测，在线时序检错单元中的第一浮动节点n1和第二浮动节点n2分别连接第一漏电保护模块和第二漏电保护模块的栅极，根据n1和n2信号的跳变执行时序延迟错误检测，若检测时序延迟错误，产生ERR信号输出至在线时序纠错单元和控制信号发生单元；

在线时序纠错单元，用于采集检测数据，并根据ERR和NERR控制数据传输执行在线时序错误纠正；

所述在线时序检错单元包括：第一NMOS晶体管、第一PMOS晶体管、第二NMOS晶体管、第二PMOS晶体管、第三NMOS晶体管、第四NMOS晶体管、第三PMOS晶体管、第五NMOS晶体管和第四PMOS晶体管，其中，

第一NMOS晶体管的栅极与第一PMOS晶体管的栅极、在线时序检错单元的数据输入端分别连接，第一NMOS晶体管的漏极与第一PMOS晶体管的漏极、第三NMOS晶体管的栅极、第二NMOS晶体管的栅极、第二PMOS晶体管的栅极分别连接，第一NMOS晶体管的源极与第三NMOS晶体管的源极、第三NMOS晶体管的漏极、第二NMOS晶体管的源极、电源地分别连接，第一PMOS晶体管的源极与第三PMOS晶体管的漏极、第二PMOS晶体管的源极、第五NMOS晶体管的栅极、第四PMOS晶体管的栅极分别连接，第二PMOS晶体管的漏极与第二NMOS晶体管的漏极、第四NMOS晶体管的栅极分别连接，第四NMOS晶体管的漏极与第四NMOS晶体管的源极、电源地分别连接，第三PMOS晶体管的源极连接电源电压，第五NMOS晶体管的漏极与第四PMOS晶体管的漏极连接，第五NMOS晶体管的源极接地，第四PMOS晶体管的源极连接电源电压。

2.根据权利要求1所述的一种面向宽电压的在线时序检错纠错电路，其特征在于，第三PMOS晶体管的栅极作为检测窗口控制源，第三PMOS晶体管的栅极连接检测控制信号DCS；第一NMOS晶体管和第一PMOS晶体管组成第一反相器，第二NMOS晶体管和第二PMOS晶体管组成第二反相器，第五NMOS晶体管和第四PMOS晶体管组成第三反相器。

3.根据权利要求2所述的一种面向宽电压的在线时序检错纠错电路，其特征在于，第三NMOS晶体管、第四NMOS晶体管的宽长比高出第一NMOS晶体管、第二NMOS晶体管、第三NMOS晶体管、第四NMOS晶体管、第五NMOS晶体管和第四PMOS晶体管的宽长比一个数量级。

4.根据权利要求1所述的一种面向宽电压的在线时序检错纠错电路，其特征在于，所述控制信号发生单元包括时钟控制信号发生器和数据选通控制信号发生器，时钟控制信号发生器由N个反相器串联组成，时钟控制信号发生器的输入源为时钟信号CK；数据选通控制信号发生器由第四反相器组成，数据选通控制信号发生器的输入端连接所述在线时序检错单元的数据输出端，数据选通控制信号发生器的输出端连接时序未出错信号NERR信号节点。

5.根据权利要求1所述的一种面向宽电压的在线时序检错纠错电路，其特征在于，所述在线时序纠错单元包括主锁存器、从锁存器、第一传输门和第二传输门，其中：

主锁存器为负锁存器，主锁存器的输入端连接第一传输门的输出端，主锁存器的输出端与第二传输门的输出端、从锁存器的输入端分别连接；从锁存器为正锁存器，从锁存器的输出端连接所述在线时序纠错单元的数据输出端；第一传输门的输入端连接所述在线时序纠错单元的数据采集输入端，第二传输门的输入端连接所述在线时序纠错单元数据采集输入端。