[发明专利]互连结构及其形成方法

说明书

本文描述的实施例总体上涉及用于形成互连结构的一种或多种方法，诸如包括导线和导电通孔的双镶嵌互连结构，以及由此形成的结构。在一些实施例中，互连开口形成为穿过半导体衬底上方的一个或多个介电层。互连开口具有通孔开口和位于通孔开口上方的沟槽。在通孔开口中形成导电通孔。对沟槽的一个或多个暴露的介电表面实施成核增强处理。在沟槽的一个或多个暴露的介电表面上和导电通孔上的沟槽中形成导线。本发明的实施例还涉及互连结构。

技术领域

本发明的实施例涉及互连结构及其形成方法。

背景技术

半导体集成电路(IC)行业经历了指数型增长。IC材料和设计中的技术进步已经产生了多代IC，其中每一代都具有比上一代具有更小且更复杂的电路。在IC演变工艺中，功能密度(例如，每芯片面积的互连器件的数量)普遍增加，而几何尺寸(例如，可使用制造工艺产生的最小组件或线)已经减小。这种按比例缩小工艺通常通过提高生产效率和降低相关成本来提供益处。然而，按比例缩小也导致了先前多代在较大几何尺寸下可能没有呈现的挑战。

发明内容

本发明的实施例提供了一种用于形成互连结构的方法，包括：穿过半导体衬底上方的一个或多个介电层蚀刻互连开口，所述互连开口具有通孔开口和位于所述通孔开口上方的沟槽，所述通孔开口暴露位于所述半导体衬底上方的导电部件，所述导电部件包括第一导电材料的第一层；用等离子体处理所述通孔开口，以从所述通孔开口的侧壁和底部物理地去除蚀刻残留物；用所述第一导电材料的卤化物浸泡所述导电部件，浸泡后所述第一导电材料的残留卤化物保留在所述通孔开口中；还原所述第一导电材料的残留卤化物，在所述第一层上形成所述第一导电材料的第二层；在所述第一导电材料的第二层上的通孔开口中沉积导电通孔；以及在所述沟槽的一个或多个暴露的介电表面上和所述导电通孔上的所述沟槽中形成导线。

本发明的另一实施例提供了一种用于形成互连结构的方法，包括：穿过半导体衬底上方的一个或多个介电层蚀刻互连开口，所述互连开口具有通孔开口和位于所述通孔开口上方的沟槽，所述通孔开口暴露所述半导体衬底上方的导电部件，所述导电部件包括导电材料；清洁所述通孔开口；在清洁的通孔中沉积导电通孔；对所述沟槽的一个或多个暴露的介电表面实施成核增强处理；以及在所述沟槽的一个或多个暴露的介电表面上和所述导电通孔上的所述沟槽中形成导线。

本发明的又一实施例提供了一种用于形成互连结构的方法，包括：在衬底上方沉积导电部件，所述沉积包括提供用于第一导电材料的多种前体；在所述导电部件上方沉积一个或多个介电层；穿过所述一个或多个介电层蚀刻互连开口，所述互连开口具有通孔部分和位于所述通孔部分上方的线部分；用所述第一导电材料的卤化物清洁所述互连开口的侧壁和底面，所述第一导电材料的卤化物是用于所述第一导电材料的一种前体；在清洁的互连开口的所述通孔部分中沉积导电通孔，所述导电通孔接触所述导电部件；以及在所述清洁的互连开口的所述线部分中沉积导线。

本发明的又一实施例提供了一种互连结构，包括：半导体衬底；一个或多个介电层，位于所述半导体衬底上方；以及互连结构，设置在所述一个或多个介电层中，所述互连结构包括：导电通孔；以及导线，位于所述导电通孔上方，所述导线设置在所述一个或多个介电层的水平表面上方，在所述一个或多个介电层的水平表面处以及所述导电通孔和所述导线的导电填充材料之间的界面处的所述导电通孔的上表面处设置相同的物质。

本发明的又一实施例提供了一种互连结构，包括：半导体衬底；第一介电层，位于所述半导体衬底上方；导电通孔，延伸穿过所述第一介电层，所述导电通孔包括第一导电材料；第二介电层，位于所述第一介电层上方；以及导线，延伸穿过所述第二介电层，所述导线包括第二导电材料，所述导线与所述导电通孔共享第一界面，所述导线与所述第一介电层的水平表面共享第二界面，所述导线与所述第二介电层的垂直表面共享第三界面，在所述第一界面、所述第二界面和所述第三界面处设置相同的物质，所述第一界面和所述第二界面具有比所述第三界面更多的物质，所述物质与所述第一导电材料和所述第二导电材料不同。