[发明专利]一种FM调制信号的并行数字合成方法及其电路

权利要求书

1.一种FM调制信号的并行数字合成方法，其特征在于，该方法步骤如下：

S1：将调制信号正弦波的N个相位值各输入到一个频率合成器中，输入频率为f_b，f_b为调制信号正弦波频率，形成N个抽样支路，其中N的取值为(1，16)；

S2：将每个频率合成器的输出信号分别输入到一个加法器中，延迟一个时钟周期D后输入到一个乘法器中，用于并行输出N路基带信号相位值FM_phaseN；

S3：将基带信号的N路相位值FM_phaseN分别输入到一个加法器中，然后再经过一个频率合成器，该频率合成器的输入频率为载波频率f_c，用于输出N组正弦值和余弦值；

S4：每组正弦值和余弦值各输入到一个减法器中，得到调制信号FM的N相表达式FM_SignalN；

其中，n为常数取值为(0,1,2,3……)，ω_c为载波角频率，K_f为乘法器的比例常数，T为时钟周期D的延迟时间。

2.根据权利要求1所述的一种FM调制信号的并行数字合成方法，其特征在于，所述步骤S2中上一个加法器的输出信号延迟一个时钟周期D后还输入到下一个加法器中，最后一个加法器的输出信号延迟一个时钟周期D后输入到第一个加法器中形成闭环。

3.根据权利要求2所述的一种FM调制信号的并行数字合成方法，其特征在于，所述时钟周期D的延迟时间T为FPGA工作时钟，其取值为1/150e⁶。

4.根据权利要求1所述的一种FM调制信号的并行数字合成方法，其特征在于，所述频率合成器为FPGA芯片内部自有的DDSIP核，DDSIP核例化时需两个输入参数，一个为正弦信号的频率，另一个为正弦信号的相位，所述步骤S1中频率合成器输入为正弦信号的相位值，频率输入为f_b，其输出为一路cos值。

5.根据权利要求4所述的一种FM调制信号的并行数字合成方法，其特征在于，所述步骤S4中的频率合成器分为两个输入接口，分别输入正弦信号的相位和频率，输出两路信号，一路为sin值，一路为cos值。

6.一种FM调制信号的并行数字合成电路，该电路由基带信号模块(S101)和上变频模块(S102)组成，所述基带信号模块(S101)用于产生FM基带信号，所述上变频模块(S102)用于实现上变频，其特征在于，所述基带信号模块(S101)包括N路并行输出基带信号相位值的相位值输出电路，用于并行输出N路基带信号的相位值FM_phaseN；

每条相位值输出电路由依次串联的第一DDS、加法器A、延时时钟、乘法器组成，所述第一DDS用于输入调制信号正弦波的相位值，频率输入为f_b，其中上一路相位值输出电路的延时时钟输出端与下一路相位值输出电路的加法器A相连，最后一路相位值输出电路的延时时钟输出端与第一路相位值输出电路的加法器A相连；

所述上变频模块(S102)包括N条上变频支路，用于输出调制信号的N相表达式FM_SignalN；

每条上变频支路由依次串联的加法器B、第二DDS、减法器组成，所述加法器B分别对应输入基带信号的一个相位值FM_phaseN和相位角，第二DDS的输入频率为f_c，其输出为两路，一路为sin值，一路为cos值。

7.根据权利要求6所述的一种FM调制信号的并行数字合成电路，其特征在于，所述第一DDS和第二DDS为FPGA芯片内部自有的DDS IP核。

8.根据权利要求7所述的一种FM调制信号的并行数字合成电路，其特征在于，所述延时时钟为FPGA工作时钟，其取值为1/150e⁶。