[发明专利]半导体器件及其栅极结构的形成方法

说明书

本发明提供了一种半导体器件及其栅极结构的形成方法，包括：提供半导体层，在半导体层上形成包括N型MOSFET区域或/和P型MOSFET区域的有源区；在有源区上依次形成假栅叠层、栅极侧墙、N型或/和P型源/漏区以及层间介质层；去除假栅叠层以形成栅极开口，在栅极开口处依次形成界面氧化物层和铁电材料栅介质层；在铁电材料栅介质层上形成应力牺牲层，并进行退火处理；在退火处理过程中，通过应力牺牲层的夹持作用，诱发铁电材料栅介质层形成铁电相栅介质层；去除应力牺牲层；在铁电相栅介质层上形成金属栅层。本发明在引入负电容效应的同时，也获得了器件所需的带边功函数，并防止了超薄铁电栅介质层的栅漏电流过大。

技术领域

本发明涉及半导体技术领域，特别是涉及一种半导体器件及其栅极结构的形成方法。

背景技术

随着CMOS器件特征尺寸的不断缩小，集成度的不断提高，集成电路芯片的功耗也不断增加。然而，因MOS晶体管基于热载流子扩散导通机制，导致其无法克服波尔兹曼限制，即对器件的亚阈值斜率的限制，使其在室温下无法小于60mV/dec。

目前，将铁电材料代替场效应晶体管中的高K栅介质材料，利用铁电材料的负电容效应能够突破亚阈值摆幅的玻尔兹曼限制，实现超陡亚阈值摆幅。负电容场效应晶体管(NCFET)具有更高的开/关电流比，为超高速、低功耗高性能逻辑电路和存储器应用提供了新的途径。且其与传统业界CMOS工艺完全兼容，工艺简单，成本较低，便于应用于大规模生产。

然而，在当前的NCFET器件中，为了满足CMOS器件所需的阈值电压所采用的具有双带边功函数的栅金属会严重影响负电容效应；而为了进一步微缩而减薄的铁电栅介质又会急剧增大栅漏电流。上述矛盾严重制约了NCFET器件的发展，是本领域急需解决的问题。

因此，有必要提出一种新的半导体器件及其栅极结构的形成方法，来解决上述问题。

发明内容

鉴于以上所述现有技术的缺点，本发明的目的在于提供一种半导体器件及其栅极结构的形成方法，用于解决现有技术中NCFET器件所采用的具有双带边功函数的栅金属影响负电容效应的问题，以及薄铁电栅介质造成栅漏电流偏大的问题。

为实现上述目的及其它相关目的，本发明提供了一种半导体器件栅极结构的形成方法，其特征在于，包括如下步骤：

提供半导体层，在所述半导体层上形成包括N型MOSFET区域或/和P型MOSFET区域的有源区；

在所述有源区上依次形成假栅叠层、栅极侧墙、N型或/和P型源/漏区以及层间介质层；

去除所述假栅叠层以形成栅极开口，在所述栅极开口处依次形成界面氧化物层和铁电材料栅介质层；

在所述铁电材料栅介质层上形成应力牺牲层，并进行退火处理；在所述退火处理过程中，通过所述应力牺牲层的夹持作用，诱发所述铁电材料栅介质层形成铁电相栅介质层；

去除所述应力牺牲层；以及

在所述铁电相栅介质层上形成金属栅层。

作为本发明的一种可选方案，在所述半导体层上形成所述铁电材料栅介质层前，还包括先在所述界面氧化物层上形成高K籽晶层的步骤；所述高K籽晶层用于增加在所述退火处理过程中形成的所述铁电相栅介质层的铁电相强度，并减小栅漏电流。

作为本发明的一种可选方案，形成所述高K籽晶层的材料包括ZrO₂及TiO₂中的至少一种；所述高K籽晶层的厚度范围介于0.5nm至2.5nm之间。