[发明专利]用于将数据输出串行化的设备及方法

说明书

本申请案涉及用于将数据输出串行化的设备及方法。用于将数据输出串行化的方法以及具有用以支持此类方法的配置的设备，所述方法包含：接收多个数据值；将表示所述多个数据值中的第一数据值子集的数据值的数据值依序提供到第一信号线，同时将表示所述多个数据值中的第二数据值子集的数据值的数据值依序提供到第二信号线；及将表示来自所述第一信号线的所述经依序提供数据值的数据值及表示来自所述第二信号线的所述经依序提供数据值的数据值以交替方式提供到第三信号线。

技术领域

本发明一般来说涉及存储器或其它集成电路装置，且特定来说，在一或多个实施例中，本发明涉及用于将数据输出串行化的设备及方法。

背景技术

存储器(例如，存储器装置)通常经提供作为计算机或其它电子装置中的内部半导体集成电路装置。存在许多不同类型的存储器，包含随机存取存储器(RAM)、只读存储器(ROM)、动态随机存取存储器(DRAM)、同步动态随机存取存储器(SDRAM)及快闪存储器。

快闪存储器已被开发成用于各种各样的电子应用的非易失性存储器的普遍来源。快闪存储器通常使用允许高存储器密度、高可靠性及低电力消耗的单晶体管存储器单元。通过电荷存储结构(例如，浮动栅极或电荷阱)的编程(其通常称为写入)或其它物理现象(例如，相变或极化)，存储器单元的阈值电压(Vt)的改变确定每一存储器单元的数据状态(例如，数据值)。快闪存储器及其它非易失性存储器的常见用途包含：个人计算机、个人数字助理(PDA)、数码相机、数字媒体播放器、数字记录器、游戏、电器、交通工具、无线装置、蜂窝式电话及可装卸式存储器模块，且非易失性存储器的用途不断扩大。

NAND快闪存储器是常见类型的快闪存储器装置，所述NAND快闪存储器是针对基本存储器单元配置所布置成的逻辑形式而如此命名的。通常，NAND快闪存储器的存储器单元阵列经布置使得所述阵列的行的每一存储器单元的控制栅极连接在一起以形成存取线，例如字线。所述阵列的列包含在一对选择栅极(例如，源极选择晶体管与漏极选择晶体管)之间串联连接在一起的存储器单元的串(通常称作NAND串)。每一源极选择晶体管可连接到源极，而每一漏极选择晶体管可连接到数据线，例如列位线。在存储器单元的串与源极之间及/或存储器单元的串与数据线之间使用一个以上选择栅极的变化形式为已知的。

虽然从若干个存储器单元并行地从存储器读取数据是常见的，但此数据通常沿着若干个并行数据输出(DQ)线串行地输出。作为实例，存储器的读取操作可返回16KB的数据值，且可经由16个或8个DQ线而从存储器依序或串行地输出这些数据值。举例来说，可将针对第一数据字(例如，16位数据字或8位数据字)的特定数位(例如，位)位置的数据值提供到与时钟信号的第一转变(例如，上升或下降)对准的特定DQ线，可将针对第二数据字的特定数位位置的数据值提供到与时钟信号的第二转变对准的特定DQ线，可将针对第三数据字的特定数位位置的数据值提供到与时钟信号的第三转变对准的特定DQ线等。可将针对数据字中的每一者的每一额外数位位置的数据值提供到与时钟信号的相同转变对准的其余DQ线。虽然数据输出可与单个时钟信号的转变对准，但从所述单个时钟信号产生的数个时钟信号可用于实现读取数据的串行化。随着数据输出速率增加，数据输出的此串行化的时序可变得更加关键。

发明内容