[发明专利]图像缩放装置和方法

权利要求书

1.一种视频处理器，包括：

输入缓冲器，用于接收输入图像；

限幅器电路，用于将所述输入图像划分为N个垂直片段；

N个并行图像缩放器，其中每个缩放器是被配置为根据图像缩放算法对所述N个垂直片段之一进行逐行缩放的硬件；和

输出多路复用器，将缩放后的垂直片段合并为合并后的缩放的输出图像；

其中所述图像缩放算法包括线性插值法，并且

其中基本上代表第一、第二和第三四分位数的垂直片段包括来自后续片段的三个第一像素，并且基本上代表第二、第三和第四四分位数的垂直片段包括前面片段的三个最后像素。

2.权利要求1所述的视频处理器，还包括逻辑和电路，用于接收输入视频流，并从所述输入视频流中提取输入图像。

3.权利要求1所述的视频处理器，其中每个垂直片段基本上是所述输入图像的四分位数。

4.权利要求1所述的视频处理器，包括逻辑和电路，用于接收分辨率选自480p、480i、720p、720i、1080p、1080i和4K超高清UHD的输入视频流，并通过N个并行图像缩放器将所述输入视频流缩放为8K UHD分辨率的输出视频流。

5.权利要求1所述的视频处理器，包括逻辑和电路，用于接收8K UHD分辨率的输入视频流，并通过N个并行图像缩放器将所述图像缩小至较低的分辨率。

6.权利要求1所述的视频处理器，其中所述图像缩放算法包括更高阶插值法。

7.权利要求1所述的视频处理器，其中所述N个图像缩放器是流水线的。

8.权利要求1所述的视频处理器，其中所述输出图像是高清多媒体接口(HDMI)兼容视频流的帧。

9.权利要求7所述的视频处理器，其中所述输入图像是高清多媒体接口(HDMI)兼容视频流的帧。

10.一种知识产权IP块，包括权利要求1所述的视频处理器。

11.一种片上系统SoC，包括：

接收输入图像的电路；

图像限幅器，用于将所述输入图像划分为N个片段；

N个图像缩放器，设置为并行缩放所述N个片段，并包括内插器电路以在所述输入图像的像素之间插入中间像素；和

输出多路复用器，用于将缩放的垂直片段多路复用为合并后的缩放的输出图像，

其中所述内插器电路包括高阶内插器，并且其中至少一些垂直片段包括来自前面片段的三个最后像素。

12.权利要求11所述的SoC，还包括：N个输入去栅格化缓冲器，从而以像素速率的1/N接收输入图像；以及重新栅格化缓冲器，以收集N个缩放的片段，并以1的像素速率输出它们。

13.权利要求11所述的SoC，还包括：

高清多媒体接口HDMI接收器，用于接收输入的HDMI视频流；

DSC解压缩器，用于解压缩所述HDMI视频输入并提取输入图像；

DSC压缩器，用于接收输出图像并将所述输出图像编码为缩放后的输出HDMI视频流；和

HDMI发送器，用于发送所述缩放后的输出HDMI视频流。

14.一种缩放图像的方法，包括：

接收输入图像；

将所述输入图像划分为N个片段；

根据图像缩放算法对所述N个片段并行进行基于栅格的缩放；和

将缩放后的垂直片段合并为合并后的缩放的输出图像，

其中所述图像缩放算法包括二次插值法，并且其中至少一些垂直片段包括来自前面片段的一个或多个最后像素。

15.权利要求14所述的方法，还包括接收从输入视频流中提取输入图像。

16.权利要求14所述的方法，还包括将图像放大到8K UHD分辨率或将图像从8K UHD分辨率缩小。