[发明专利]超结器件及其制造方法在审
申请号: | 201911098287.5 | 申请日: | 2019-11-12 |
公开(公告)号: | CN112864246A | 公开(公告)日: | 2021-05-28 |
发明(设计)人: | 曾大杰 | 申请(专利权)人: | 南通尚阳通集成电路有限公司 |
主分类号: | H01L29/78 | 分类号: | H01L29/78;H01L29/06;H01L21/336 |
代理公司: | 上海浦一知识产权代理有限公司 31211 | 代理人: | 郭四华 |
地址: | 226000 江苏省南通市*** | 国省代码: | 江苏;32 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 器件 及其 制造 方法 | ||
1.一种超结器件,其特征在于:包括由多个交替排列的第一导电类型柱和第二导电类型柱组成的超结结构;每一所述第一导电类型柱和其邻近的所述第二导电类型柱组成一个超结单元;
超结器件各原胞形成于对应的所述超结单元上,所述原胞包括:
第二导电类型的沟道区,所述沟道区位于对应的所述第二导电类型柱的顶部区域中并延伸到邻近的所述第一导电类型柱,在所述第一导电类型柱的顶部区域两侧各有一个所述沟道区,所述第一导电类型柱的顶部区域两侧的所述沟道区之间具有间隔区域并令该间隔区域为顶部漂移区;
栅极结构为平面栅,所述平面栅覆盖在所述顶部漂移区并延伸到所述顶部漂移区两侧的所述沟道区上,被所述平面栅覆盖的所述沟道区的表面用于形成沟道;
栅漏电容为由所述平面栅对所述顶部漂移区和所述顶部漂移区底部的所述第一导电类型柱进行纵向耗尽形成的电容;
所述超结单元中,所述第二导电类型柱会对所述第一导电类型柱进行横向耗尽,在保持所述超结单元的电荷平衡或使所述第二导电类型柱的掺杂总量多于所述第一导电类型柱的掺杂总量以保证所述超结器件的击穿电压满足要求的条件下,所述超结单元的顶部区域中的所述第二导电类型柱的宽度设置为小于所述第一导电类型柱的宽度,以在所述超结单元的顶部区域中减少所述第二导电类型柱对所述第一导电类型柱的横向耗尽,从而增加所述平面栅对所述第一导电类型柱的纵向耗尽并从而增加所述栅漏电容。
2.如权利要求1所述的超结器件,其特征在于:所述第二导电类型柱由填充由第一沟槽中的第二导电类型的第二外延层组成,所述第一沟槽呈顶部宽度小于底部宽度的结构;所述第一沟槽形成于第一导电类型的第一外延层中,所述第一导电类型柱由位于所述第二导电类型柱之间的第一外延层组成。
3.如权利要求1所述的超结器件,其特征在于:所述第一导电类型柱由填充由第二沟槽中的第一导电类型的第一外延层组成,所述第二沟槽呈顶部宽度大于底部宽度的结构;所述第二沟槽形成于第二导电类型的第二外延层中,所述第二导电类型柱由位于所述第一导电类型柱之间的第二外延层组成。
4.如权利要求2所述的超结器件,其特征在于:所述第一沟槽的侧面倾角为90.5度~91.5度。
5.如权利要求1所述的超结器件,其特征在于:所述第一导电类型柱由多层第一导电类型的第一外延子层叠加而成,所述第二导电类型柱由在对应的各第一导电类型的外延层中进行第二导电类型离子注入的第二离子注入区叠加而成。
6.如权利要求1所述的超结器件,其特征在于:在所述沟道区的表面形成有第一导电类型重掺杂的源区,所述源区和对应的所述平面栅的侧面自对准;
所述平面栅包括依次叠加的栅介质层和多晶硅栅;
在所述超结结构的底部形成有第一导电类型掺杂的缓冲层;所述缓冲层形成在第一导电类型重掺杂的半导体衬底表面;
漂移区由位于所述沟道区和所述半导体衬底之间的所述第一导电类型柱和所述缓冲层组成;
漏区由背面减薄后的所述半导体衬底组成或者由背面减薄后的所述半导体衬底进行第一导电类型重掺杂离子注入形成。
7.如权利要求6所述的超结器件,其特征在于:所述源区通过接触孔连接到由正面金属层组成的源极,所述源区对应的接触孔的底部形成有沟道引出区;
在所述顶部漂移区形成有JFET注入区。
8.如权利要求1-7中任一权项所述的超结器件,其特征在于:所述超结器件为N型器件,第一导电类型为N型,第二导电类型为P型;或者,所述超结器件为P型器件,第一导电类型为P型,第二导电类型为N型。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于南通尚阳通集成电路有限公司,未经南通尚阳通集成电路有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201911098287.5/1.html,转载请声明来源钻瓜专利网。
- 上一篇:整合肖特基功率MOSFET及其制造方法
- 下一篇:云智能手机以及云主机
- 同类专利
- 专利分类