[发明专利]一种多通道脉冲信号的同步采集和传输系统在审
申请号: | 201911100121.2 | 申请日: | 2019-11-12 |
公开(公告)号: | CN110687858A | 公开(公告)日: | 2020-01-14 |
发明(设计)人: | 刘勇;贾宝安;袁中健;朱明龙;张保全 | 申请(专利权)人: | 天津津航计算技术研究所 |
主分类号: | G05B19/042 | 分类号: | G05B19/042 |
代理公司: | 11011 中国兵器工业集团公司专利中心 | 代理人: | 刘二格 |
地址: | 300308 天津*** | 国省代码: | 天津;12 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 信号处理模块 脉冲信号调理模块 并行ADC 调理 多通道脉冲 数字比较器 数字滤波器 并串转换 采样数据 差分信号 传输系统 串并转换 低通滤波 干扰信号 记录分析 脉冲波形 模拟基带 同步采集 完成信号 相位关系 信号通过 数据处理 时间点 压缩比 脉冲 滤波 缩放 输出 | ||
1.一种多通道脉冲信号的同步采集和传输系统,其特征在于,包括脉冲信号调理模块、并行ADC模块、信号处理模块,信号处理模块集成在FPGA内,并行ADC模块包括32通道ADC和FPGA接口,脉冲信号调理模块对输入差分信号低通滤波、缩放,完成信号调理,调理后的信号通过32通道ADC和FPGA接口,经过LVDS并串转换输出给FPGA,信号处理模块实现采样数据串并转换和数据处理。
2.如权利要求1所述的多通道脉冲信号的同步采集和传输系统,其特征在于,所述信号处理模块包括ADC采集模块、数字滤波器模块、数字比较器整形模块、数据压缩组帧模块、PCIe传输模块五个子模块,ADC采集模块对采样数据进行串并转换,数字滤波器模块滤波以滤除干扰信号;数字比较器整形模块阈值可配,完成波形整形;数据压缩组帧模块采用RLE压缩方法对整形后的数据进行压缩,并根据需要插入相对时标;PCIe传输模块由FPGA硬核实现,采用DMA方式传输32通道压缩后的数据到主机板,主机板负责将数据记录到硬盘。
3.如权利要求2所述的多通道脉冲信号的同步采集和传输系统,其特征在于,所述并行ADC模块包括4个高集成度ADC芯片,每个芯片集成8通道并行ADC,ADC芯片与FPGA之间选择串行接口;ADC芯片采用1-wire LVDS差分总线传输ADC数据,一个ADC芯片需要2根连线。
4.如权利要求3所述的多通道脉冲信号的同步采集和传输系统,其特征在于,所述数字滤波器模块采用7阶数FIR滤波器,该滤波器采用系数为1的窗函数。
5.如权利要求4所述的多通道脉冲信号的同步采集和传输系统,其特征在于,所述数字比较器整形模块包括带迟滞功能的数字比较器,阈值1-9V可调,步进精度是50mV。
6.如权利要求5所述的多通道脉冲信号的同步采集和传输系统,其特征在于,所述数据压缩组帧模块中采用RLE压缩方法对数据进行压缩时,把数据看成一个线性序列,线性数据序列组织方式分成两种情况:一种是连续的重复数据块,另一种是连续的不重复数据块;连续的重复数据采用一个字节表示数据块重复的次数,然后在这个数据重数属性字节后面存储对应的数据字节本身;对于连续不重复的数据序列,表示方法和连续的重复数据块序列的表示方法一样,前面的数据重数属性字节的内容为1;实际实现时,采用数据格式如下:
其中,采样数据是ADC芯片获取的数据,用补码表示,单个字段重复次数的范围是0x1~0x7fff。
7.如权利要求6所述的多通道脉冲信号的同步采集和传输系统,其特征在于,所述PCIe传输模块与采样压缩后的数据之间采用FIFO缓冲隔离,数据经过压缩后存储到FIFO里,每个通道对应独立的FIFO,32通道设计32个不同地址的FIFO实现数据的缓存,当压缩数据达到1MB后,PCIe模块发送中断消息给主机板,提示主机板读取对应地址的FIFO。
8.如权利要求7所述的多通道脉冲信号的同步采集和传输系统,其特征在于,所述数据传到主机板后,分别利用读进程和写进程将数据写入固态硬盘中,供后续地面平台解析处理。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于天津津航计算技术研究所,未经天津津航计算技术研究所许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201911100121.2/1.html,转载请声明来源钻瓜专利网。
- 上一篇:一种双CPU冗余互备智能驱动器主控板
- 下一篇:中央控制器