[发明专利]一种小型化两次锁相的锁相环电路及方法

说明书

本公开提供了一种小型化两次锁相的锁相环电路及方法，根据宽带VCO的输出频率计算出所需要的取样环的输入信号的设置频率，以及相应的分频电路、开关电路和各鉴相器的设置状态；进行第一次锁相，控制第一鉴相器和第一开关电路，将宽带VCO经过第三分频电路的分频信号输入第一鉴相器，与第二分频电路的输出信号进行相位比较，实现锁相环的快速锁定，进行第二次锁相，根据输出频率值确定第二开关电路和第三开关电路的输出信号，将倍频电路的输出信号与宽带VCO的反馈信号在混频器中进行混频，根据差频得到的信号范围进行各开关电路的切换，实现锁相。

技术领域

本公开属于锁相环电路设计技术领域，涉及一种小型化两次锁相的锁相环电路及方法。

背景技术

本部分的陈述仅仅是提供了与本公开相关的背景技术信息，不必然构成在先技术。

锁相环是产生高纯信号的必要手段，它的使用范围非常广，如应用于雷达系统测试、卫星通信、导航、量子计算等领域，是现代电子系统中的必不可少组成部分。随着电子技术的不断发展，各类电子系统对测试信号的主要性能指标，如频率分辨率、相位噪声、杂散、频率范围等，提出了越来越高的要求。并且在构建卫星通信系统、雷达T/R组件测试系统时，往往需要上百路的产生信号，这就对锁相环的体积、成本提出了很高的要求。

目前主要的锁相环设计技术主要有：直接频率合成技术、锁相环频率合成技术和直接数字式频率合成技术。

直接频率合成技术一般由一个或者几个高稳定、高纯度的晶体参考源，通过倍频、分频和混频技术进行加、减、乘、除运算，产生各种频率，再通过电子开关对所需要的频率进行选择输出，这种方式产生的信号纯度高，但是可选的频率范围小，而且体积较大，成本昂贵。

锁相环频率合成技术主要由压控振荡器、鉴相器、可变分频器和环路滤波器组成。压控振荡器的输出信号经可变分频器后在鉴相器内与参考信号相位比较。当压控振荡器发生频率漂移时，鉴相器输出的控制电压也随之变化，从而使压控振荡器频率始终锁定在N倍的参考频率上。这种设计方式产生的信号频率范围宽，电路结构简单，体积小，但是由于分频次数过多，造成输出信号相位噪声恶化，无法满足高性能测试系统的需求。

直接数字式频率合成技术是一种将先进的数字处理理论与方法引入信号合成领域的一项新技术。它主要由五部分组成：参考时钟、相位累加器、正弦查找表、D/A转换器和低通滤波器。基本工作原理是根据正弦函数的产生，从相位角度出发，用不同的相位给出不同的电压幅度，经过低通滤波器平滑处理就可以得到所需波形。这种设计方式产生的信号相位噪声低，频率切换时间快，但是往往会在信号近端引入杂散信号，影响测试信号的使用。

据发明人了解，在现有的宽带锁相环电路中，常用的锁相环方案大多采用集成锁相环芯片和专用VCO来组建，它具有电路结构简单，功耗小等特点，但是由于频段高，频率范围宽，相位噪声无法达到较好的效果。

常用的锁相环频率合成技术为了实现高的频率分辨率，往往采用小数分频环来锁相主环路的参考信号，并将宽带VCO输出信号进行分频，得到的信号作为反馈鉴相信号，由于分频比次数过高，导致输出本振信号的相位噪声恶化。

直接数字式频率合成技术受限于器件可用的最高时钟频，输出频率上限不高无法产生射频波段的输出信号频率，此技术中必不可少的DAC器件的使用使得它的输出信号中会产生比较多的杂散信号，影响信号质量。

发明内容

本公开为了解决上述问题，提出了一种小型化两次锁相的锁相环电路及方法，本公开利用宽带VCO芯片实现锁相环电路，在实现极低相位噪声的同时，设计中省去了小数分频环，大大减少了采用的器件数量，节省了PCB板的空间，保证了信号纯度，降低了调试难度，减小了功耗。

根据一些实施例，本公开采用如下技术方案：

一种小型化两次锁相的锁相环电路，包括取样环、若干分频电路、倍频电路、混频器和开关电路，其中：