[发明专利]一种高安全性可配置RO-PUF电路结构

权利要求书

1.一种高安全性可配置RO-PUF电路结构，其特征在于，包括可配置RO-PUF电路、第一哈希处理模块、纠错处理模块和第二哈希处理模块；

所述第一哈希处理模块用于利用轻量级SPONGENT哈希算法对输入的预设个性参数和原始激励信号进行处理得到随机激励信号；

所述可配置RO-PUF电路用于接收所述随机激励信号，并产生激励响应信号；所述可配置RO-PUF电路包括多个RO组、两个计数器和比较器，所述多个RO组的输出均连接两个计数器的输入，所述两个计数器的输出分别连接比较器的输入，每个RO组包括两条RO路径，每条RO路径上包括与门以及多个多路选择器和多个非门，所述与门连接一个多路选择器，多个多路选择器和多个非门交错依次连接，且最后一个为多路选择器，并且每个RO组的两条RO路径共用多路选择器，每条RO路径上的最后一个多路选择器的输出连接所述计数器的输入以及连接与门的一个输入，每条RO路径上的与门的另一个输入连接使能信号，所述比较器的输出为随机激励信号，每个RO组的多个多路选择器根据随机激励信号择一接收两条RO路径上的输出；

所述纠错处理模块用于接收所述激励响应信号，采用重复码作为内部编码对所述激励响应信号进行纠错处理后，再采用BCH码作为外部编码对所述激励响应信号纠错处理得到纠错后的激励响应信号；

所述第二哈希处理模块用于接收所述纠错后的激励响应信号，并利用轻量级SPONGENT哈希算法对纠错后的激励响应信号进行处理得到最终激励信号。

2.根据权利要求1所述的高安全性可配置RO-PUF电路结构，其特征在于，所述纠错处理模块包括内部编码纠错单元、第一校验矩阵单元、第一加法器单元、外部编码纠错单元、第二校验矩阵单元和第二加法器单元；

所述比较器的输出连接内部编码纠错单元的输入和第一校验矩阵单元的输入，第一校验矩阵单元的输出连接第一加法器单元的输入，第一加法器单元的输出连接内部编码纠错单元的输入，所述内部编码纠错单元的输出连接外部编码纠错单元的输入和第二校验矩阵单元的输入，第二校验矩阵单元的输出连接第二加法器单元的输入，第二加法器单元的输出连接外部编码纠错单元的输入，所述外部编码纠错单元的输出连接第二哈希处理模块的输入。