[发明专利]三继电器互锁电路

说明书

本发明提供了一种三继电器互锁电路，包括执行继电器J1、J2、J3；隔离二极管D1、D2、D3、D4、D5、D6、D7、D8、D9、D10、D11、D12；功率放大三极管Q1、Q2、Q3、Q4，该电路结构及工艺流程简单，器件选型均为常规元器件，易于工程实现。本发明提供的一种三继电器互锁电路实现及方法，一方面实现了最多只有一路导通的功能，另一方面从硬件电路的可靠性方面实现了三继电器互锁功能。

技术领域

本发明涉及一种三继电器互锁电路。

背景技术

现有的航天器三继电器电路无法实现最多只有一路导通的功能，且在硬件电路的可靠性方面无法实现三继电器互锁功能。

发明内容

本发明的目的在于提供一种三继电器互锁电路。

为解决上述问题，本发明提供一种三继电器互锁电路，包括：执行继电器J1、J2、J3；隔离二极管D1、D2、D3、D4、D5、D6、D7、D8、D9、D10、D11、D12；功率放大三极管Q1、Q2、Q3、Q4；其中，

所述继电器J1的触点8与隔离二极管D1的阳极相连，所述继电器J2的触点7与隔离二极管D2的阳极相连，所述继电器J3的触点7与隔离二极管D3相连，所述隔离二极管D1、D2、D3的阴极与三极管Q1的集电极C相连，所述三极管Q1的发射极E与指令电源地相连；

所述继电器J2的触点8与隔离二极管D4的阳极相连，所述继电器J1的触点7与隔离二极管D5的阳极相连，所述继电器J3的触点7与隔离二极管D6相连，所述隔离二极管D4、D5、D6的阴极与三极管Q2的集电极C相连，所述三极管Q2的发射极E与指令电源地相连；

所述继电器J3的触点8与隔离二极管D7的阳极相连，所述继电器J1的触点7与隔离二极管D8的阳极相连，所述继电器J2的触点7与隔离二极管D9相连，所述隔离二极管D7、D8、D9的阴极与三极管Q3的集电极C相连，所述三极管Q3的发射极E与指令电源地相连；

所述继电器J1的触点7与隔离二极管D10的阳极相连，所述继电器J2的触点7与隔离二极管D11的阳极相连，所述继电器J3的触点7与隔离二极管D12相连，所述隔离二极管D10、D11、D12的阴极与三极管Q4的集电极C相连，所述三极管Q4的发射极E与指令电源地相连。

进一步的，在上述三继电器互锁电路中，若信号“J1通-J2J3断”处于单脉冲状态之后，则所述继电器J1导通、所述继电器J2断开、所述继电器J3断开。

进一步的，在上述三继电器互锁电路中，若信号“J2通-J1J3断”处于单脉冲状态之后，则所述继电器J2导通、所述继电器J1断开、所述继电器J3断开。

进一步的，在上述三继电器互锁电路中，若信号“J3通-J1J2断”处于单脉冲状态之后，则所述继电器J3导通、所述继电器J1断开、所述继电器J2断开。

进一步的，在上述三继电器互锁电路中，若信号“J1J2J3断”处于单脉冲状态之后，则所述继电器J1断开、所述继电器J2断开、所述继电器J3断开。

与现有技术相比，本发明包括执行继电器J1、J2、J3；隔离二极管D1、D2、D3、D4、D5、D6、D7、D8、D9、D10、D11、D12；功率放大三极管Q1、Q2、Q3、Q4，该电路结构及工艺流程简单，器件选型均为常规元器件，易于工程实现。本发明提供的一种三继电器互锁电路实现及方法，一方面实现了最多只有一路导通的功能，另一方面从硬件电路的可靠性方面实现了三继电器互锁功能。

附图说明

图1是本发明一实施例的三继电器互锁电路的结构图；

图2是本发明一实施例的三继电器互锁逻辑示意图。

具体实施方式