[发明专利]一种高频信号采集装置及其自适应校准相位方法

说明书

本发明公开一种高频信号采集装置及其自适应校准相位方法，属于信号采集技术领域。高频信号采集装置包括两两互连的时钟模块、数据采集模块和FPGA，所述FPGA包括基于所述FPGA的自适应校准相位数据处理模块；所述时钟模块为所述数据采集模块提供时钟信号，所述数据采集模块采集模拟信号转换成数字信号并将其串化传输至所述FPGA，所述FPGA通过所述自适应校准相位数据处理模块处理所述数字信号并存储。本发明利用自适应的相位校准，改变了串并转换产生的相位差，自适应其相位，有效的剔除了数据毛刺。

技术领域

本发明涉及信号采集技术领域，特别涉及一种高频信号采集装置及其自适应校准相位方法。

背景技术

信号处理系统模拟信号采样使其数字化，对数字化的数据进行处理，最后将处理的数据做相对应的操作树立。其中，信号处理系统前端是模数转换对模拟信号采样的数据获取。随着数据接口速度的不断提升以及数据带宽的不断提高，对应的数据有效窗口也随之不断缩减，导致采样时钟很难在信号有效区间进行准确采样。

为了实现高频信号的采样，针对采样的数据传输，通常采用高速差分串行的数据采样芯片。此类芯片多为多通道数据采样芯片，每个通道输出的串行数据需要经过后续的串行数据转并行数据得到有效的数据采样样本。在数据速率以及采样时钟频率很高的情况下，实现稳定的有效的串并转换，是保障后续处理数据的根本条件。

由于模数采样芯片输出的串行数据信号和随路时钟信号在板卡上以及在FPGA内部进行串并转换时经历了不同程度的延迟，导致数据与数据，数据与时钟之间存在着偏斜，时序余量很难得到保证，在高频数据传输的情况下，关键路径的时序很难满足，数据存在较多的毛刺。因此亟需改善串并转换中数据存在的毛刺。

发明内容

本发明的目的在于提供一种高频信号采集装置及其自适应校准相位方法，以解决目前串并转换中数据存在毛刺的问题。

为解决上述技术问题，本发明提供一种高频信号采集装置，

包括两两互连的时钟模块、数据采集模块和FPGA，所述FPGA包括基于所述FPGA的自适应校准相位数据处理模块；

所述时钟模块为所述数据采集模块提供时钟信号，所述数据采集模块采集模拟信号转换成数字信号并将其串化传输至所述FPGA，所述FPGA通过所述自适应校准相位数据处理模块处理所述数字信号并存储。

可选的，所述数字信号包括帧时钟信号、数据时钟信号和数据输出信号，所述数据输出信号有四路。

可选的，所述帧时钟信号、所述数据时钟信号和所述四路数据输出信号均为差分信号输出。

可选的，所述时钟模块是基于AD9518时钟模块；所述数据采集模块是基于BLAD16Q125数据采集模块；所述FPGA是基于Kintx-7的FPGA。

可选的，所述基于自适应校准相位的高频信号采集装置还包括电源模块，对所述时钟模块、所述数据采集模块和所述FPGA供电。

本发明还提供了一种自适应校准相位方法，包括：

FPGA搭建串行口转并行口平台，该平台包括若干个差分信号缓冲器IBUFDS、串并转换器ISERDES2和缓冲器BUFR；

帧时钟信号、数据时钟信号和四路数据输出信号分别接入差分信号缓冲器IBUFDS，实现差分转单端；

将转换成单端的数据时钟信号接入所述缓冲器BUFR，得到DCO_DIV4信号输入至每个串并转换器ISERDES2；将转换成单端的帧时钟信号和四路数据输出信号分别接入串并转换器ISERDES2，每个串并转换器ISERDES2接入转换成单端后的数据时钟信号；

通过转换成单端的帧时钟信号输入转出的数据Out_SEQ为同步控制序列，调整数据的相位，实现数据时钟信号与数据输出的相位自适应调整。