[发明专利]PMOS半导体器件及其制造方法

说明书

本发明公开了一种PMOS半导体器件，包括半导体基底及形成于基底表面的第一和第二外延层。第一外延层的掺杂结构设置为硼扩散阻挡层。第二外延层为非掺杂结构。栅极结构形成在第二外延层表面。在栅极结构两侧的第二外延层中形成有凹槽，在凹槽中填充有锗硅外延层。沟道区形成在锗硅外延层之间的第二外延层中。在锗硅外延层中具有硼掺杂，第一外延层位于凹槽的底部并从锗硅外延层的底部阻挡锗硅外延层的硼向底部扩散。P+掺杂的源区和漏区形成在栅极结构两侧的锗硅外延层中。本发明还公开一种PMOS半导体器件的制造方法。本发明能减少嵌入式锗硅外延层的硼扩散，提高器件的电学性能。

技术领域

本发明涉及半导体集成电路制造领域，特别是涉及一种PMOS半导体器件。本发明还涉及一种PMOS半导体器件的制造方法。

背景技术

随着集成电路的发展，场效应尺寸越来越小，半导体制造中引入了应力技术来改变沟道中的晶格结构，从而提高沟道中的载流子的迁移率；从现有的研究来看在沟道上施加拉应力能提高电子的迁移率，而施加压应力则能提高空穴的迁移率。嵌入式锗硅(SiGe)外延层技术被广泛应用以提高PMOS的的性能，嵌入式SiGe技术通过在PMOS在源区和漏区嵌入SiGe材料，能够向沟道区施加压应力，使得PMOS的性能得到显著的提升。目前在SiGe外延生长工艺中需要掺入硼元素，然而硼元素在后续的热处理工艺中，由于扩散效应增强，使得硼元素会朝底部扩散，影响器件的整体性能。

发明内容

本发明所要解决的技术问题是提供一种PMOS半导体器件，能减少嵌入式锗硅外延层的硼扩散，提高器件的电学性能。为此，本发明还提供一种PMOS半导体器件的制造方法。

为解决上述技术问题，本发明提供的PMOS半导体器件包括：

半导体基底，形成于所述半导体基底表面的第一外延层和形成于所述第一外延层表面的第二外延层。

所述第一外延层的掺杂结构设置为硼扩散阻挡层。

所述第二外延层为非掺杂结构。

栅极结构形成在所述第二外延层表面。

在所述栅极结构两侧的所述第二外延层中形成有凹槽，在所述凹槽中填充有锗硅外延层。

沟道区形成在所述锗硅外延层之间的所述第二外延层中。

在所述锗硅外延层中具有硼掺杂，所述第一外延层位于所述凹槽的底部并从所述锗硅外延层的底部阻挡所述锗硅外延层的硼向底部扩散。

P+掺杂的源区和漏区形成在所述栅极结构两侧的所述锗硅外延层中。

进一步的改进是，所述半导体基底为硅基底，所述第一外延层为硅外延层，所述第二外延层为硅外延层。

进一步的改进是，所述第一外延层的掺杂杂质包括碳或磷。

进一步的改进是，所述凹槽为Σ结构凹槽。

进一步的改进是，所述栅极结构包括依次叠加的栅介质层和栅导电材料层。

进一步的改进是，所述栅介质层的材料包括氧化层或高介电常数材料层；所述栅导电材料层为多晶硅栅或者为金属栅。

进一步的改进是，在所述栅极结构的侧面形成有侧墙。

进一步的改进是，所述锗硅外延层的底部和所述第一外延层接触。

为解决上述技术问题，本发明提供的PMOS半导体器件的制造方法，其特征在于，包括如下步骤：

步骤一、提供一半导体基底，进行第一次掺杂外延生长在所述半导体基底表面形成第一外延层，所述第一次掺杂外延生长使所述第一外延层的掺杂结构设置为硼扩散阻挡层。