[发明专利]一种FPGA的在线重加载电路及方法有效
申请号: | 201911112286.1 | 申请日: | 2019-11-14 |
公开(公告)号: | CN110941510B | 公开(公告)日: | 2023-05-05 |
发明(设计)人: | 屈盼让;於二军;呼明亮;孙少华;蔡晓乐;肖鹏 | 申请(专利权)人: | 中国航空工业集团公司西安航空计算技术研究所 |
主分类号: | G06F11/14 | 分类号: | G06F11/14 |
代理公司: | 北京清大紫荆知识产权代理有限公司 11718 | 代理人: | 张梦龙 |
地址: | 710065 陕西省*** | 国省代码: | 陕西;61 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 一种 fpga 在线 加载 电路 方法 | ||
1.一种FPGA在线重加载方法,其特征在于,MCU通过GPIO实现JTAG协议,从FLASH中调用目标文件,对FPGA进行重加载;
包括以下步骤:
步骤1 MCU检测FPGA上电加载是否成功,若加载不成功则进入步骤2;
步骤2 MCU按照JTAG信号定义配置GPIO的方向;
步骤3 MCU从FLASH中读取目标文件,通过步骤2定义的GPIO传输给FPGA,完成重加载;
所述步骤1,检测FPGA上电加载是否成功具体包括:
MCU在FPGA上电加载完成后获取FPGA心跳信号,如果心跳信号正常,则FPGA上电加载成功,如果心跳信号异常,则FPGA上电加载失败;
所述MCU的4个GPIO引脚与JTAG连接器的4个信号线直接连接在一起,MCU的4个GPIO的默认状态为高阻;
所述步骤2中,MCU按照JTAG信号定义分别配置4个GPIO的方向;
所述步骤3结束后MCU将所述4个GPIO的状态配置为高阻。
2.根据权利要求1所述的一种FPGA在线重加载方法,其特征在于,FPGA驻留有心跳信号驱动电路,在上电加载完成后,若上电加载成功,则心跳引脚会输出心跳信号,心跳信号为指定频率和占空比的方波;若上电加载没有成功,则不产生心跳信号。
3.一种FPGA在线重加载电路,其特征在于,包括MCU和FLASH,在线重加载的对象是FPGA,所述MCU的GPIO引脚连接FPGA的JTAG接口,所述MCU与FPGA的通过一根心跳信号线连接,MCU与FLASH连接;
所述FPGA的JTAG接口与JTAG连接器连接,所述MCU的4个GPIO引脚与JTAG连接器的4个信号线直接连接在一起,MCU的4个GPIO的默认状态为高阻;在离线时,使用仿真器连接JTAG连接器进行加载;
所述MCU通过心跳信号线检测FPGA是否加载成功,若上电后没有检测到心跳信号,则所述MCU根据JTAG信号定义配置GPIO的方向,并从FLASH调用目标文件,通过GPIO传输给FPGA,完成重加载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于中国航空工业集团公司西安航空计算技术研究所,未经中国航空工业集团公司西安航空计算技术研究所许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201911112286.1/1.html,转载请声明来源钻瓜专利网。