[发明专利]一种面向预取数据的高速缓存管理方法

说明书

本发明公开了一种面向预取数据的高速缓存管理方法，步骤包括将系统中多级高速缓存（Cache）的所有路（way）进行统一编码后与预取数据的置信度建立映射，获取预取数据后将其映射到对应的高速缓存位置并设置“预取”标识。如果有任何访问命中了有“预取”标识的高速缓存块，则清除高速缓存块的“预取”标识，并按普通数据的管理方式进行该高速缓存块的管理；否则，当有“预取”标识的高速缓存块被替换时，将被放置于下一级高速缓存。该发明可以减少错误预取对高速缓存的污染，提高正确预取数据被使用的几率，提高存储系统性能。同时，本发明不影响已有预取策略，使用灵活、方便集成。

技术领域

本发明涉及微处理器设计技术领域，涉及乱序超标量微处理器设计中预取数据的高速缓存管理策略，具体为一种面向预取数据的高速缓存管理方法。

背景技术

微处理器设计中，“存储墙”问题一直是处理器性能提升的中难以解决的问题。存储系统的速度总是难以匹配处理器核心的速度。通常处理器中数据获取需要多个周期，如果在多级高速缓存（Cache）中都没有命中，那么需要上百个周期将数据从主存中搬移到处理器核心中。

数据预取是预测数据在未来会被使用，提前发出数据请求将数据从主存中搬移到高速缓存中，当数据真正被使用时可以从高速缓存中获取，从而节省大量的数据获取时间，提高处理器性能。当前数据预取的研究主要在如何提高预取的准确率和覆盖率上，对于预取数据在高速缓存中的管理并没有太多关注。或者对预取数据仅仅是粗粒度的管理：数据是否需要预取，以及预取数据是否要放到高速缓存中。然而，错误的数据预取可能会污染高速缓存，将有用的数据替换出高速缓存，降低了高速的有效容量，造成性能下降。另一方面，对于正确的数据预取，如果数据预取的时机不对，可能造成预取数据在被替换出高速缓存时，仍没有被用上。这样，虽然预取正确，但是却没有达到应有的效果，浪费了高速缓存的空间。

发明内容

本发明要解决的技术问题：针对现有技术的上述问题，提供一种面向预取数据的高速缓存管理方法，本发明能够减少预取数据对高速缓存的污染、增大预取数据被使用机会、并且使用灵活易于集成。

为了解决上述技术问题，本发明采用的技术方案为：

一种面向预取数据的高速缓存管理方法，实施步骤包括：

1）将多级高速缓存的所有路进行统一编码，并获取预取数据的置信度；

2）建立多级高速缓存的所有路、预取数据的置信度之间的映射；

3）获取预取数据后，将预取数据放入到映射到的多级高速缓存中的位置；

4）将预取数据设置“预取”标识；

5）如果有任何访问命中了有“预取”标识的多级高速缓存中的块，则跳转执行步骤6）；否则，跳转执行步骤8）；

6）清除命中的该有“预取”标识的多级高速缓存中的块的“预取”标识；

7）按普通数据的管理方式进行命中的该有“预取”标识的多级高速缓存中的块的管理；

8）判断有“预取”标识的多级高速缓存中的块是否有被替换，当有“预取”标识的多级高速缓存中的块被替换时，将其放置于多级高速缓存中下一级的最近最常使用位置。

可选地，步骤1）中将多级高速缓存的所有路进行统一编码具体是指将多级高速缓存的所有路按照从MRU到LRU的顺序进行统一编码，其中MRU为多级高速缓存的最近最常使用位置，LRU为多级高速缓存的最近最少使用位置。

可选地，所述多级高速缓存为由L1～L3三级高速缓存组成，且三级高速缓存之间按照L1～L3的顺序、每一级高速缓存内部按照从MRU到LRU的顺序连续编号。

可选地，步骤1）中获取预取数据的置信度具体是指通过计数各项预取数据的当前预取地址被命中的次数作为预取数据的置信度。