[发明专利]一种低压差稳压电路及其方法有效
申请号: | 201911113895.9 | 申请日: | 2019-11-14 |
公开(公告)号: | CN110794910B | 公开(公告)日: | 2021-08-13 |
发明(设计)人: | 曹魏栋;蒋祥顺;曾毅;钱哲弘 | 申请(专利权)人: | 芯原微电子(上海)股份有限公司;芯原控股有限公司 |
主分类号: | G05F1/56 | 分类号: | G05F1/56 |
代理公司: | 上海光华专利事务所(普通合伙) 31219 | 代理人: | 余明伟 |
地址: | 201203 上海市浦东新区中国(*** | 国省代码: | 上海;31 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 一种 低压 稳压 电路 及其 方法 | ||
1.一种低压差稳压电路,其特征在于,所述低压差稳压电路包括:
偏置电压产生电路,用于产生三个偏置电压,并基于RC滤波实现低输出噪声的偏置电压输出;
稳压环路输出电路,连接于所述偏置电压产生电路,用于根据所述偏置电压产生输出电压,并在负载电流发生变化时,基于所述稳压环路输出电路中的反馈环路对所述输出电压进行调节,以保持所述输出电压恒定不变;
PSRR补偿电路,连接于所述稳压环路输出电路,用于采集电源上的扰动,并将采集的扰动信号处理后反馈至所述稳压环路输出电路中连接于电源电压和电压输出节点之间的MOS管的栅极端,以使该MOS管的源极端和栅极端同步变化,从而实现PSRR补偿;
其中,所述稳压环路输出电路包括:第八MOS管、第九MOS管、第十MOS管、第十一MOS管及第五电阻,所述第八MOS管的栅极端连接于所述偏置电压产生电路输出的第一偏置电压,所述第八MOS管的源极端接入电源电压,所述第八MOS管的漏极端与所述第九MOS管的漏极端及所述第十MOS管的栅极端共接,并作为所述稳压环路输出电路的反馈节点,所述第九MOS管的栅极端连接于所述偏置电压产生电路输出的第二偏置电压,所述第九MOS管的源极端与所述第十一MOS管的漏极端及所述第五电阻的一端共接,所述第五电阻的另一端接地,所述第十MOS管的源极端接入电源电压,所述第十MOS管的漏极端连接于所述第十一MOS管的源极端,并作为所述稳压环路输出电路的电压输出节点,所述第十一MOS管的栅极端连接于所述偏置电压产生电路输出的第三偏置电压;其中所述第九MOS管、所述第十MOS管、所述第十一MOS管及所述第五电阻构成反馈环路,所述第八MOS管、所述第十MOS管及所述第十一MOS管为PMOS管,所述第九MOS管为NMOS管。
2.根据权利要求1所述的低压差稳压电路,其特征在于,所述偏置电压产生电路包括:第一MOS管、第二MOS管、第三MOS管、第四MOS管、第五MOS管、第六MOS管、第七MOS管、第一电阻、第二电阻、第三电阻、第四电阻、第一电容、第二电容及第三电容;其中,
所述第一MOS管的源极端接入电源电压,所述第一MOS管的漏极端与所述第一MOS管的栅极端、所述第二MOS管的漏极端、所述第三MOS管的栅极端及所述第一电阻的一端共接,所述第二MOS管的栅极端接入第一参考电压,所述第二MOS管的源极端接地,所述第三MOS管的源极端接入电源电压,所述第三MOS管的漏极端与所述第四MOS管的漏极端、所述第四MOS管的栅极端及所述第二电阻的一端共接,所述第四MOS管的源极端连接于所述第四电阻的一端,所述第四电阻的另一端接地,所述第一电阻的另一端与所述第一电容的一端及所述第五MOS管的栅极端共接,并作为所述偏置电压产生电路的第一输出节点,所述第一电容的另一端接入电源电压,所述第二电阻的另一端连接于所述第二电容的一端,并作为所述偏置电压产生电路的第二输出节点,所述第二电容的另一端接地,所述第五MOS管的源极端接入电源电压,所述第五MOS管的漏极端连接于所述第六MOS管的源极端,并接入第二参考电压,所述第六MOS管的漏极端与所述第六MOS管的栅极端、所述第七MOS管的漏极端及所述第三电阻的一端共接,所述第七MOS管的栅极端接入所述第一参考电压,所述第七MOS管的源极端接地,所述第三电阻的另一端连接于所述第三电容的一端,并作为所述偏置电压产生电路的第三输出节点,所述第三电容的另一端接地;其中所述第一MOS管、所述第三MOS管、所述第五MOS管及所述第六MOS管为PMOS管,所述第二MOS管、所述第四MOS管及所述第七MOS管为NMOS管。
3.根据权利要求2所述的低压差稳压电路,其特征在于,R4=N*R5,其中为第一MOS管的宽长比,为第二MOS管的宽长比,为第三MOS管的宽长比,为第四MOS管的宽长比,为第五MOS管的宽长比,为第六MOS管的宽长比,为第七MOS管的宽长比,为第九MOS管的宽长比,为第十一MOS管的宽长比,R4为第四电阻的阻值,R5为第五电阻的阻值,N为第四电阻和第五电阻的比值倍数,M为第九MOS管宽长比和第四MOS管宽长比的比值倍数。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于芯原微电子(上海)股份有限公司;芯原控股有限公司,未经芯原微电子(上海)股份有限公司;芯原控股有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201911113895.9/1.html,转载请声明来源钻瓜专利网。