[发明专利]半导体元件及其制作方法

说明书

本发明公开一种半导体元件及其制作方法，其中该制作半导体元件的方法为，首先形成一磁性隧道结(magnetic tunneling junction,MTJ)堆叠结构于一基底上，然后形成一上电极于该MTJ堆叠结构上，进行一第一图案化制作工艺沿着一第一方向去除该MTJ堆叠结构，再进行一第二图案化制作工艺沿着一第二方向去除该MTJ堆叠结构以形成多个MTJ于该基底上。

技术领域

本发明公开一种半导体元件及其制作方法，尤指一种磁阻式随机存取存储器(Magnetoresistive Random Access Memory,MRAM)及其制作方法。

背景技术

已知，磁阻(magnetoresistance,MR)效应是材料的电阻随着外加磁场的变化而改变的效应，其物理量的定义，是在有无磁场下的电阻差除上原先电阻，用以代表电阻变化率。目前，磁阻效应已被成功地运用在硬盘生产上，具有重要的商业应用价值。此外，利用巨磁电阻物质在不同的磁化状态下具有不同电阻值的特点，还可以制成磁性随机存储器(MRAM)，其优点是在不通电的情况下可以继续保留存储的数据。

上述磁阻效应还被应用在磁场感测(magnetic field sensor)领域，例如，移动电话中搭配全球定位系统(global positioning system,GPS)的电子罗盘(electroniccompass)零组件，用来提供使用者移动方位等资讯。目前，市场上已有各式的磁场感测技术，例如，各向异性磁阻(anisotropic magnetoresistance,AMR)感测元件、巨磁阻(GMR)感测元件、磁隧道结(magnetic tunneling junction,MTJ)感测元件等等。然而，上述现有技术的缺点通常包括：较占芯片面积、制作工艺较昂贵、较耗电、灵敏度不足，以及易受温度变化影响等等，而有必要进一步改进。

发明内容

本发明一实施例揭露一种制作半导体元件的方法，其首先形成一磁性隧道结(magnetic tunneling junction,MTJ)堆叠结构于一基底上，然后形成一上电极于该MTJ堆叠结构上，进行一第一图案化制作工艺沿着一第一方向去除该MTJ堆叠结构，再进行一第二图案化制作工艺沿着一第二方向去除该MTJ堆叠结构以形成多个MTJ于该基底上。

本发明另一实施例揭露一种半导体元件，其主要包含一磁性隧道结(magnetictunneling junction,MTJ)设于一基底上、一金属间介电层设于该基底上并环绕该MTJ以及一上电极设于该MTJ上，其中MTJ的上视剖面包含一夹角且该夹角小于90度。

附图说明

图1至图4为本发明一实施例制作一半导体元件的方法示意图；

图5为本发明一实施例依据图1至图4制作工艺所制备半导体元件中MTJ或上电极的结构示意图；

图6为本发明一实施例依据图1至图4制作工艺所制备半导体元件中MTJ或上电极的结构示意图。

主要元件符号说明

12 基底 14 MTJ区域

16 金属内连线结构 18 金属间介电层

20 金属内连线 22 下电极

24 MTJ堆叠结构 26 停止层

28 上电极 30 硬掩模

32 凹槽 34 凹槽

36 MTJ 38 MTJ

40 MTJ 42 第一边