[发明专利]无除法器的除三电路

权利要求书

1.一种无除法器的除三电路，其特征在于，包括：

Esum加法器，用于对二进制数据中位于偶数位的各个二进制数进行相加从而得到加数Esum；

Osum加法器，用于对所述二进制数据中位于奇数位的各个二进制数进行相加从而得到加数Osum；以及

第一多路选择器，与所述Esum加法器和所述Osum加法器均相连，用于比较所述加数Esum和所述加数Osum，若所述加数Esum大于等于所述加数Osum，则计算所述加数Esum和所述加数Osum的差，并将所述加数Esum和所述加数Osum的差进行输出，若所述加数Esum小于所述加数Osum，则计算所述加数Osum和所述加数Esum的差，并将该所述加数Osum和所述加数Esum的差值左移1位，从而得到所述加数Osum和所述加数Esum的差的两倍，并将该所述加数Osum和所述加数Esum的差的两倍进行输出；

Ksum计算单元，用于根据二进制数据以及该二进制数据的每位的加法系数求解加数Ksum，其中，所述二进制数据从最高位到最低位的各位数据依次表示为d(n-1)、d(n-2)、……、d(1)、d(0)；所述加数Ksum=d(n-1)*K(n-1)+…+d(i)*K(i)+…+d(2)*K(2)+d(1)*K(1)+d(0)*K(0)，其中，K(i)为所述二进制数据中第i位的加数系数；以及

KOEsum加法器，与所述Ksum计算单元、所述Osum加法器、所述Esum加法器以及所述第一多路选择器均相连，用于当所述第一多路选择器比较出所述加数Esum大于等于所述加数Osum时，所述KOEsum加法器对所述加数Ksum和所述加数Osum求和，还用于当所述第一多路选择器比较出所述加数Esum小于所述加数Osum时，所述KOEsum加法器对所述加数Ksum和所述加数Esum求和。

2.如权利要求1所述的无除法器的除三电路，其特征在于，当i小于2时，所述加数系数K(i)为0，当i为大于等于2的偶数时，所述K(i)为i-1位的1和0交替的二进制数，且该1和0交替的二进制数的最低位为1，当i为大于等于2的奇数时，所述K(i)为i-1位的1和0交替的二进制数，且该1和0交替的二进制数的最低位为0。

3.如权利要求1所述的无除法器的除三电路，其特征在于，所述Ksum计算单元包括：

一个或多个第二多路选择器，每个所述第二多路选择器用于根据所述二进制数据中的相邻位数的两个二进制数的值选择输出的结果；

Ksum加法器，与各个所述第二多路选择器均相连，用于对各个所述第二多路选择器的输出结果进行相加从而得到加数Ksum。

4.如权利要求3所述的无除法器的除三电路，其特征在于，当d(2*i)=0且d(2*i+1)=0时，各个所述第二多路选择器均输出0，当d(2*i)=1且d(2*i+1)=0时，各个所述第二多路选择器均输出K(2*i)，当d(2*i)=0且d(2*i+1)=1时，各个所述第二多路选择器均输出K(2*i+1)，当d(2*i)=1且d(2*i+1)=1时，各个所述第二多路选择器均输出共i位且i位均为1的二进制数据，其中，i为大于等于1且小于等于n/2的整数。