[发明专利]一种提高栅氧可靠性和抗辐射特性的HTO/SiO2 有效
申请号: | 201911121337.7 | 申请日: | 2019-11-15 |
公开(公告)号: | CN110854076B | 公开(公告)日: | 2022-05-31 |
发明(设计)人: | 陈晓宇;赵桂茹;葛洪磊;孙有民;薛智民 | 申请(专利权)人: | 西安微电子技术研究所 |
主分类号: | H01L21/8238 | 分类号: | H01L21/8238;H01L27/092 |
代理公司: | 西安通大专利代理有限责任公司 61200 | 代理人: | 张海平 |
地址: | 710065 陕西*** | 国省代码: | 陕西;61 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 一种 提高 可靠性 辐射 特性 hto sio base sub | ||
1.一种提高栅氧可靠性和抗辐射特性的HTO/SiO2复合栅CMOS铝栅工艺,其特征在于,包括如下步骤,
步骤1,在硅衬底表面生长氧化硅,之后通过光刻氧化硅进行N阱注入并刻蚀掉该区域的氧化硅;
在N阱刻蚀的硅衬底表面通过光刻氧化硅进行P阱注入并刻蚀掉该区域的氧化硅,最后在N阱注入和P阱注入的硅衬底上进行推阱,形成场隔离氧化层;
步骤2,先在场隔离氧化层上,通过光刻并刻蚀掉N+源漏区域的场隔离氧化层,进行N+源漏注入和N+源漏推结;再光刻并刻蚀掉P+源漏区域的场隔离氧化层,进行P+源漏注入和P+源漏推结;
步骤3,在源漏推结后的硅衬底上进行栅区孔和有源区大孔的光刻,并刻蚀掉栅区孔和有源区大孔上的氧化硅,栅区孔分为NMOS栅区孔和PMOS栅区孔;
先在NMOS栅区孔刻蚀开的区域,通过光刻和注入进行NMOS阈值注入,再在PMOS栅区孔刻蚀开的区域,通过光刻和注入进行PMOS阈值注入;
步骤4,先采用干法氧化或按照体积比为1:(1~1.8)的H2:O2湿法氧化在阈值注入后的硅衬底上生长厚度为的SiO2栅氧层,反应温度为800~1000℃,时间为30~120min,并在N2、NO或N2O气氛中于850~1000℃退火30~60min,形成SiO2氮氧硅层;再在SiO2氮氧硅层上淀积一层厚度为的HTO栅氧层,并在N2、NO或N2O气氛中进行退火,形成HTO氮氧硅层;
步骤5,先在形成HTO氮氧硅层的硅衬底的有源区大孔中刻蚀有源区欧姆孔,再通过溅射形成AlSiCu金属层,光刻和刻蚀AlSiCu金属层形成栅极和金属连线,最后在所得的硅衬底上进行钝化层的淀积、光刻和刻蚀,并在N2气氛中进行合金,完成提高栅氧可靠性和抗辐射特性的HTO/SiO2复合栅CMOS铝栅工艺。
2.根据权利要求1所述的一种提高栅氧可靠性和抗辐射特性的HTO/SiO2复合栅CMOS铝栅工艺,其特征在于,步骤4中,HTO栅氧层通过体积比为1:(5~10)的SiH2Cl2和N2O在SiO2氮氧硅层上淀积得到;
淀积HTO栅氧层时的反应温度为800~850℃,时间为20~80min。
3.根据权利要求1所述的一种提高栅氧可靠性和抗辐射特性的HTO/SiO2复合栅CMOS铝栅工艺,其特征在于,步骤4中,形成HTO氮氧硅层的温度为850~1000℃,时间为30~60min。
4.一种由权利要求1~3中任意一项所述的提高栅氧可靠性和抗辐射特性的HTO/SiO2复合栅CMOS铝栅工艺得到的CMOS器件。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于西安微电子技术研究所,未经西安微电子技术研究所许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201911121337.7/1.html,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造