[发明专利]一种快速频率锁定的数模混合锁相环

说明书

本发明公开了一种快速频率锁定的数模混合锁相环，属于新一代信息技术领域，主要解决现有锁相环锁定速度慢的问题，所述锁相环包括相位锁定环路、频率锁定环路、切换单元，频率锁定环路包括时间数字转换器、数字控制振荡器、频率控制模块，数字控制振荡器的输出端依次通过时间数字转换器、频率控制模块连接数字控制振荡器的第一控制端；相位锁定环路包括鉴频鉴相器、电荷泵、小数分频器、相位插值器、四选一选择器、异或门、相位判断器，数字控制振荡器的输出端依次通过小数分频器、相位插值器、四选一选择器、鉴频鉴相器、电荷泵连接数字控制振荡器的第二控制端。本发明具有快速锁定、低相位噪声及小数分频的优点。

技术领域

本发明涉及新一代信息技术领域，更具体地说，它涉及一种快速频率锁定的数模混合锁相环。

背景技术

随着无线通信的不断发展，由于频段分配越来越紧张，锁相环成为射频芯片中非常重要的模块。相对于射频信号，射频芯片中锁相环是工作速度“最慢”的模块之一，其原因是锁相环的锁定一般需要耗时几百微秒时间甚至更长；而锁相环又是工作速度“快”的模块，因为锁相环中的压控振荡器(DCO)是整个芯片工作频率最高模块，通常工作在几GHz到几十GHz频率。由于需要高性能锁相环，因此高精度小数分频、快速锁定和低相位噪声已经成为无线通信芯片设计的核心技术之一。

对于传统的电荷泵锁相环，若想减小锁定时间，可以通过增加环路带宽，但会带来更大的相位噪声，近年研究较多的亚采样锁相环(SSPLL)通过去除分频器可以达到较低的噪声和功耗，但不能实现高位的小数分频。而对于传统的电荷泵锁相环(CPPLL)，总是需要在锁定时间和相位噪声之间折衷。

发明内容

本发明的目的是针对现有技术中存在负载变化时带宽及相位裕度会发生改变的技术问题，提供一种快速锁定、低相位噪声及小数分频的快速频率锁定的数模混合锁相环。

本发明技术方案是：一种快速频率锁定的数模混合锁相环，包括相位锁定环路、频率锁定环路、切换单元，所述频率锁定环路包括时间数字转换器、数字控制振荡器、频率控制模块，所述数字控制振荡器的输出端依次通过时间数字转换器、频率控制模块连接所述数字控制振荡器的第一控制端；所述相位锁定环路包括鉴频鉴相器、电荷泵、小数分频器、相位插值器、四选一选择器、异或门、相位判断器，所述数字控制振荡器的输出端依次通过小数分频器、相位插值器、四选一选择器、鉴频鉴相器、电荷泵连接所述数字控制振荡器的第二控制端，所述鉴频鉴相器的输出端通过所述异或门连接所述四选一选择器的第二输入端，所述鉴频鉴相器的输出端通过所述相位判断器连接所述四选一选择器的第三输入端；所述切换单元的输出端分别连接所述频率控制模块的控制端、小数分频器的控制端；

所述的频率控制模块通过时间数字转换器测量得到的频率比迭代计算并更新频率控制字，直到频率比达到目标分频比，频率控制模块输出稳定的频率控制字；

所述的数字控制振荡器的输出信号经过小数分频器、相位插值器、四选一选择器后选择相位与参考信号的相位最接近的一路反馈信号，反馈信号与参考信号通过鉴频鉴相器进行相位比较后由电荷泵输出控制电压到数字控制振荡器。

作为进一步地改进，所述相位锁定环路还包括环路滤波器，所述电荷泵通过所述环路滤波器连接所述数字控制振荡器的第二控制端。

进一步地，所述数字控制振荡器为LC振荡器。

进一步地，所述相位插值器为D触发器构成的二分频器。