[发明专利]数据处理方法、装置及处理器芯片有效
申请号: | 201911127025.7 | 申请日: | 2019-11-18 |
公开(公告)号: | CN110941569B | 公开(公告)日: | 2021-01-26 |
发明(设计)人: | 张喆鹏;迟志刚 | 申请(专利权)人: | 新华三半导体技术有限公司 |
主分类号: | G06F12/0831 | 分类号: | G06F12/0831;G06F12/0871 |
代理公司: | 北京博思佳知识产权代理有限公司 11415 | 代理人: | 高萍 |
地址: | 610041 四川省成都市中国(四川)自由*** | 国省代码: | 四川;51 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 数据处理 方法 装置 处理器 芯片 | ||
1.一种数据处理方法,其特征在于,应用于处理器芯片包括的监测模块中,所述监测模块为硬件模块,所述处理器芯片还包括高速缓存器Cache,所述方法包括:
获取所述Cache中被替换数据的数据信息,所述数据信息用于指示所述被替换数据是否为关键数据;
若基于所述被替换数据的数据信息确定所述被替换数据满足重新缓存条件,则触发所述Cache从存储器中读取所述被替换数据并缓存至所述Cache中。
2.如权利要求1所述的方法,其特征在于,所述被替换数据的数据信息包括所述被替换数据的存储地址,所述处理器芯片包括数据总线,以及所述监测模块通过所述数据总线与所述Cache连接,所述触发所述Cache从所述存储器中读取所述被替换数据,包括:
通过所述数据总线向所述Cache发送第一数据读取指令,所述第一数据读取指令包括所述被替换数据的存储地址,以使所述Cache基于所述被替换数据的存储地址,从所述存储器中读取所述被替换数据。
3.如权利要求1所述的方法,其特征在于,所述被替换数据的数据信息包括所述被替换数据的存储地址,所述处理器芯片包括多路选择模块,以及所述监测模块通过所述多路选择模块与所述Cache连接,所述触发所述Cache从所述存储器中读取所述被替换数据,包括:
通过所述多路选择模块向所述Cache发送第二数据读取指令,所述第二数据读取指令包括所述被替换数据的存储地址,以使所述Cache基于所述被替换数据的存储地址,从所述存储器中读取所述被替换数据。
4.如权利要求1所述的方法,其特征在于,所述触发所述Cache从所述存储器中读取所述被替换数据,包括:
所述监测模块位于所述Cache内部,所述Cache基于所述被替换数据的存储地址,从所述存储器中读取所述被替换数据。
5.如权利要求1至4任一所述的方法,其特征在于,所述基于所述被替换数据的数据信息确定所述被替换数据满足重新缓存条件,包括:
获取所述Cache中所述被替换数据在预设时间段内的被访问次数;
若所述被访问次数大于预设的次数阈值,确定所述被替换数据满足重新缓存条件。
6.如权利要求1至4任一所述的方法,其特征在于,所述被替换数据的数据信息为所述被替换数据的存储地址,所述基于所述被替换数据的数据信息确定所述被替换数据满足重新缓存条件,包括:
获取预设的待监测地址范围,所述待监测地址范围包括所有需要重新缓存的数据在存储器中的存储地址;
若所述待监测地址范围包括所述被替换数据的存储地址,则确定所述被替换数据满足重新缓存条件。
7.一种数据处理装置,其特征在于,应用于处理器芯片包括的监测模块中,所述监测模块为硬件模块,所述处理器芯片还包括高速缓存器Cache,所述装置包括:
获取单元,用于获取所述Cache中被替换数据的数据信息,所述数据信息用于指示所述被替换数据是否为关键数据;
触发单元,用于若基于所述被替换数据的数据信息确定所述被替换数据满足重新缓存条件,则触发所述Cache从存储器中读取所述被替换数据并缓存至所述Cache中。
8.如权利要求7所述的装置,其特征在于,所述被替换数据的数据信息为所述被替换数据的存储地址,所述处理器芯片包括数据总线,以及所述监测模块通过所述数据总线与所述Cache连接,所述触发单元触发所述Cache从所述存储器中读取所述被替换数据,包括:
通过所述数据总线向所述Cache发送第一数据读取指令,所述第一数据读取指令包括所述被替换数据的存储地址,以使所述Cache基于所述被替换数据的存储地址,从所述存储器中读取所述被替换数据。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于新华三半导体技术有限公司,未经新华三半导体技术有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201911127025.7/1.html,转载请声明来源钻瓜专利网。