[发明专利]一种新型的大存储量高速FPGA辅助配置系统

权利要求书

1.一种新型的大存储量高速FPGA辅助配置系统，其特征在于：包括运行在上位机上的上位机烧写模块，以及码流存储器，主控FPGA模块，配置存储器模块，通信模块；

所述的配置存储器模块中存储配置阶段主控FPGA模块的运行配置文件；配置存储器模块在每次系统上电时，将存储的运行配置文件发送至主控FPGA模块，主控FPGA模块根据所述的运行配置文件完成配置；

在烧写阶段，从上位机将烧写阶段配置文件发送至主控FPGA模块，主控FPGA模块根据所述的烧写阶段配置文件完成烧写控制配置，所述上位机烧写模块将配置码流通过通信模块发送至主控FPGA模块，由主控FPGA模块将配置码流烧写至码流存储器，系统断电；在烧写阶段，主控FPGA模块配置完成后，包括控制模块，FIFO模块，擦除模块，写模块，地址转换模块，通信控制模块；所述的控制模块以状态机的方式实现待机状态、模式判断、握手、擦除、写状态的跳转；FIFO模块用于对码流存储器进行写操作时进行数据缓冲；地址转换模块，根据预先设置的配置码流存储地址，确定当前烧写的起始位置和结束位置；擦除模块，写模块在状态机的控制下，分别对码流存储器进行擦除、写操作；在写操作过程中，从FIFO模块中将数据按照地址转换模块确定的起始、结束位置进行烧写；

在配置阶段，系统上电，待主控FPGA模块运行配置文件完成配置后，接收外部发送的配置指令，从码流存储器中获取对应的配置码流，并将获取的配置码流通过通信模块发送至待测FPGA，完成待测FPGA的配置；

在配置阶段，主控FPGA模块配置完成后，包括控制模块，FIFO模块，读模块，地址转换模块，码流输出模块；

所述的控制模块以状态机的方式实现待机状态、握手、地址判断、地址转换、读状态、码流输出状态的跳转，通过状态的跳转控制对应的模块；

FIFO模块用于对码流存储器进行读操作时进行数据缓冲；

地址转换模块，根据接收的外部测试仪发送的地址进行地址判断，确定当前需要读出的码流序号，根据码流序号确定当前读模块读操作的起始位置和结束位置；

读模块根据所述的起始位置和结束位置从码流存储器中读取对应的码流；

码流输出模块将读取的码流输出至通信模块。

2.根据权利要求1所述的系统，其特征在于：还包括FPGA型号选择模块，通过该模块向主控FPGA模块发送不同的编码数据，主控FPGA模块根据编码数据确定待测FPGA的具体型号；码流存储器中烧写不同FPGA型号的配置码流；主控FPGA模块根据具体型号从码流存储器中获取对应的配置码流，用于配置。

3.根据权利要求1所述的系统，其特征在于：在烧写阶段，配置码流烧写至码流存储器后，上位机烧写模块通过通信模块发送回读校验指令至主控FPGA模块，主控FPGA模块将码流存储器中的存储的配置码流数据读出，通过通信模块发送至上位机，由上位机与预先存储的码流进行校验，若校验合格，则完成烧写阶段，系统断电；否则，在当前主控FPGA模块的配置下，重新进行烧写操作，直至校验合格。

4.根据权利要求1所述的系统，其特征在于：所述的码流存储器为FLASH存储器，由多片FLASH组成FLASH阵列，每片FLASH的数据信号和控制信号与主控FPGA模块的数据信号和控制信号连接，由主控FPGA模块完成每片FLASH的读、写以及擦除操作。

5.根据权利要求3所述的系统，其特征在于：

在烧写阶段，主控FPGA模块配置完成后，包括控制模块，FIFO模块，擦除模块，读模块、写模块，地址转换模块，通信控制模块；

所述的控制模块以状态机的方式实现待机状态、模式判断、握手、擦除、读、写状态的跳转；

FIFO模块用于对码流存储器进行读写操作时进行数据缓冲；

地址转换模块，根据预先设置的配置码流存储地址，确定当前烧写的起始位置和结束位置；

擦除模块，读模块、写模块在状态机的控制下，分别对码流存储器进行擦除、写操作；在写操作过程中，从FIFO模块中将数据按照地址转换模块确定的起始、结束位置进行烧写，读操作过程用于码流校验。