[发明专利]栅极驱动电路

权利要求书

1.一种栅极驱动电路，用以驱动一显示面板，其特征在于，所述栅极驱动电路包括：

多级移位寄存器，依序输出多个扫描信号至所述显示面板，所述多级移位寄存器的其中一级移位寄存器包括：

多个晶体管，沿一第一方向并排设置，所述多个晶体管中的各个晶体管包括一源极和一漏极，且所述源极或所述漏极包括一主电极以及和主电极连接的多个分支电极，

其中所述多个晶体管的所述多个分支电极沿一第二方向延伸，且所述第一方向和所述第二方向不平行。

2.如权利要求1所述的栅极驱动电路，其特征在于，所述其中一级移位寄存器还包括一电容，所述多个晶体管中的至少三个晶体管在所述第二方向上设置在所述电容的一侧，其中所述电容在所述第一方向上具有两侧边，且所述至少三个晶体管设置在所述电容的所述两侧边沿所述第二方向延伸所形成的一范围内。

3.如权利要求2所述的栅极驱动电路，其特征在于，所述多个晶体管包括一第一晶体管，所述第一晶体管电连接所述显示面板的一扫描线，且所述第一晶体管输出其中一个所述扫描信号到所述扫描线，

其中所述电容的一面积对所述第一晶体管的一面积的比值的范围是0.1到0.5。

4.如权利要求1所述的栅极驱动电路，其特征在于，还包括多条信号线设置在所述多级移位寄存器的一侧并和所述多级移位寄存器电连接，所述多个晶体管包括一第一晶体管，所述第一晶体管电连接所述显示面板的一扫描线，且所述第一晶体管输出其中一个所述扫描信号到所述扫描线，

其中所述多条信号线的一面积总和对所述第一晶体管的一面积的比值的范围是0.5到1。

5.如权利要求1所述的栅极驱动电路，其特征在于，所述其中一级移位寄存器是一第i级移位寄存器，所述第i级移位寄存器包括：

一预充电单元，用以接收一第一输入信号和一第二输入信号，且依据所述第一输入信号或所述第二输入信号控制一第一节点的电势；

一上拉单元，所述上拉单元和所述预充电单元耦接在所述第一节点，所述上拉单元接收一第一时钟信号，并依据所述第一节点的电势和所述第一时钟信号由一第二节点输出一第i级扫描信号，其中i是大于或等于1的一个正整数；以及

一下拉单元，分别耦接所述第一节点和所述第二节点，

其中所述上拉单元包括所述多个晶体管中的一第一部分的晶体管，所述预充电单元包括所述多个晶体管中的一第二部分的晶体管，所述下拉单元包括所述多个晶体管中的一第三部分的晶体管，且所述下拉单元的所述第三部分的晶体管在所述第一方向上设置在所述上拉单元的所述第一部分的晶体管和所述预充电单元的所述第二部分的晶体管之间。

6.如权利要求5所述的栅极驱动电路，其特征在于，所述上拉单元的所述第一部分的晶体管包括一第一晶体管，且所述上拉单元还包括一第一电容，其中，

所述第一晶体管的一栅极耦接至所述第一节点，所述第一晶体管的一第一端接收所述第一时钟信号，且所述第一晶体管的一第二端耦接至所述第二节点，以及

所述第一电容的一第一端耦接至所述第一节点，且所述第一电容的一第二端耦接至所述第二节点。

7.如权利要求5所述的栅极驱动电路，其特征在于，所述预充电单元的所述第二部分的晶体管包括：

一第二晶体管，所述第二晶体管的一第一端接收所述第一输入信号，所述第二晶体管的一栅极耦接至所述第二晶体管的所述第一端，且所述第二晶体管的一第二端耦接至所述第一节点；以及

一第三晶体管，所述第三晶体管的一第一端接收所述第二输入信号，所述第三晶体管的一栅极耦接至所述第三晶体管的所述第一端，且所述第三晶体管的一第二端耦接至所述第一节点。

8.如权利要求5所述的栅极驱动电路，其特征在于，当i是2至(N-1)中的任一正整数时，所述第一输入信号是一第(i-1)级移位寄存器输出的一第(i-1)级扫描信号，且所述第二输入信号是一第(i+1)级移位寄存器输出的一第(i+1)级扫描信号，其中N为大于2的正整数。