[发明专利]存储器电路和半导体器件

说明书

一种存储器电路包括存储器阵列、字线和位线。存储器阵列包括在第一方向和垂直于第一方向的第二方向上以矩阵形状布置的多个存储器。字线在第一方向上延伸，并从布置在第一方向上的多个存储器读取信号。位线包括连接到布置在第二方向上的多个存储器的数位线和连接到该数位线并在第一方向上延伸的输出线，并且在字线读取信号时位线将来自与字线相对应的存储器的信号发送到输出线。

相关申请的交叉引用

本申请要求于2018年11月20日向日本专利局提交的日本专利申请No.2018-217083和于2019年7月23日向韩国专利局提交的韩国专利申请No.10-2019-0088855的优先权，所述专利申请的公开内容通过引用整体合并于此。

技术领域

本文描述的本公开的实施例涉及一种存储器电路、半导体器件和移动设备。

背景技术

如今，需要安装在移动设备上的图像传感器的小型化以及图像传感器的高度集成。为了使图像传感器小型化，有必要有效地实现外围电路。

例如，第一专利文献(JP2016-103809A)提出了一种成像设备，该成像设备包括选择部件，该选择部在多个模数(AD)转换部件中的每一个的存储部件中的多个位存储器中共同选择存储给定位的信号的位存储器。第二专利文献(JP2013-012966A)提出了一种技术，该技术包括：锁存电路，其包括各自存储数字信号输出电路的数字信号的每个位的信号的锁存单元；以及开关，其被布置为与每个锁存单元相对应，并将存储在相应锁存单元中的数字信号发送到相邻锁存电路中的相应锁存单元。

在第一专利文献和第二专利文献中公开的技术中，字线被布置为在从存储器电路读取信号时在水平方向上与多个位线交叉，其中该存储器电路在AD转换之后锁存信号。该字线用于在从多个像素阵列获得的信号中读取相同数位的比特。因此，在第一专利文献和第二专利文献中公开的技术中，需要一种信号输出电路，该信号输出电路再次布置并输出由此读取的信号。

发明内容

本公开的实施例提供了一种抑制信号输出电路的面积增加的半导体器件。

根据本公开的存储器电路包括存储器阵列、字线和位线。存储器阵列包括在第一方向和垂直于第一方向的第二方向上以矩阵形状布置的多个存储器。字线在第一方向上延伸，并且使得可以从布置在第一方向上的多个存储器读取信号。位线包括连接到布置在第二方向上的多个存储器的数位线和连接到该数位线并在第一方向上延伸的输出线，并且位线通过使得字线可以读取信号将来自与字线相对应的存储器的信号发送到输出线。

根据上述配置，因为字线和位线平行布置，所以存储器电路可以读取最高有效位(MSB)至最低有效位(LSB)作为一个字。因此，不需要用于在从存储器阵列读取信号之后布置数据的电路。

附图说明

通过参考附图详细描述本公开的示例性实施例，本公开的以上和其他目的和特征将变得清楚。

图1是根据第一实施例的半导体器件的示意配置图。

图2是根据第一实施例的半导体器件中的存储器电路的配置图。

图3是示出了存储器电路的信号流的示意图。

图4是示出了存储器电路输出的信号的示例的时序图。

图5是模数转换器(ADC)电路和存储器电路输出的信号的时序图。

图6是示出了存储器电路输出的信号的另一示例的时序图。

图7是示出了根据第二实施例的半导体器件的信号输出电路的示意图。

图8是根据第二实施例的半导体器件输出的信号的时序图。

图9是根据第二实施例的半导体器件中的存储器电路和信号输出电路的配置图。