[发明专利]一种基于软错误相关性的异构多核调度方法

说明书

本发明提供了一种基于软错误相关性的异构多核调度方法，所述方法至少包括：根据局部采样规则，对应用程序的局部AVF值和运行时间进行预测，快速获得各程序在不同核结构上表现出的可靠性特征，其中，所述程序为同一时间到达，包含多个子任务，且程序数量大于等于系统的内核数；根据相关性感知调度规则，对在不同核结构上同时运行程序的局部相关性进行计算对比，从而获得相关性高的组合，其中，所述程序间的相关性越高，全局AVF值越低；根据预先定义的全局可靠性评估指标cAVF，基于上述相关性感知调度得到的程序组合，对该组合在异构多核处理器上运行的全局可靠性进行评估，快速得到一种可靠性高同时性能损失较少的软错误优化方法。

技术领域

本发明涉及异构多核系统的可靠性评估及优化，特别是涉及一种基于软错误相关性的异构多核调度方法。

背景技术

随着工艺尺寸的缩小，芯片中晶体管的高度集成密度催生了现在流行的异构多核架构。但异构多核处理器在得到性能和功能收益的同时，还面临着高能粒子引发瞬态位翻转的软错误挑战，为了设计满足市场和用户需求的异构多核处理器，精确的可靠性评估方法以及高效的优化方法至关重要。

结构易感因子(Architecture Vulnerability Factor，简称AVF)是处理器可靠性评估的典型评价指标。目前，结构正确执行(Architectural Correct Execution，简称ACE)分析方法和错误注入的统计方法常用于CPU单核(e.g.，alpha，ARM)或GPU结构中。但是，CPU和GPU协同运算的异构多核处理器是当前处理器设计趋势，因此为了对CPU，GPU，Cache以及主存等多样化部件构成的异构多核结构进行可靠性评估，一个统筹全局的可靠性评估指标必不可少。

而且，虽然当前许多软错误的优化研究都考虑到了异构多核架构表现出的可靠性特征，并利用这点对软错误进行评估优化，但其实同时运行的多个程序之间存在着相关性特征，并且通过对其深入研究发掘可以进一步减缓软错误带来的影响。

发明内容

鉴于以上所述现有技术的缺点，本发明的目的在于提供一种基于软错误相关性的异构多核调度方法，首先通过采样获取程序中任务运行时的局部AVF和执行时间等可靠性特征，将其根据已定义的规则结合起来计算全局可靠性评估指标——cAVF，更好地评估软错误对异构多核架构的影响，然后基于该评估指标研究多个程序同时运行的相关性，通过任务调度提高其相关性，从而减缓软错误对异构多核架构的影响，提升程序运行时的可靠性。

为实现上述目的及其他相关目的，本发明提供一种基于软错误相关性的异构多核调度方法，所述方法至少包括：

根据局部采样规则，对需要运行在异构多核处理器上的多个程序的局部AVF值和运行时间进行预测，快速获得各程序在不同核结构上运行时表现出的可靠性特征，其中，所述程序为同一时间到达，包含多个子任务，且程序数量大于等于系统的内核数；

根据相关性感知调度规则，对在不同核结构上同时运行程序的局部相关性进行计算，对比各组合相关性的强弱，从而获得相关性高的组合，其中，所述程序间的相关性越高，全局 AVF值越低，即总体可靠性越高；

根据预先定义的可靠性评估新指标cAVF，基于上述相关性感知调度得到的相关性高的程序组合，对多个程序运行在异构多核处理器上的全局可靠性进行评估，快速得到一种可靠性高同时性能损失较少的软错误优化方法。

本发明的优选实施方式中，所述局部采样规则包括：