[发明专利]鳍体的制造方法

说明书

本发明公开了一种鳍体的制造方法，包括步骤：步骤一、提供半导体衬底，定义出鳍体的形成区域；第二、对半导体衬底进行干法刻蚀形成多个鳍体，各鳍体之间为浅沟槽；步骤三、进行疏水处理使所述浅沟槽内侧表面具有合适的亲水疏水状态；步骤四、对浅沟槽的表面进行清洗，以去除鳍体的干法刻蚀中所产生的聚合物；清洗完成后进行烘烤。本发明能减少对鳍体产生的表面张力，从而能防止鳍体产生粘连或倒塌。

技术领域

本发明涉及一种半导体集成电路的制造方法，特别是涉及一种鳍体的制造方法。

背景技术

随着半导体制程技术的发展，栅极宽度不断缩小，传统平面CMOS器件已经不能满足器件的需求，譬如对于短沟道效应的控制。对于20nm以下的技术节点，鳍式晶体管(FinFET)结构具有更好的电学性能。然而，FinFET制造工艺还存在很多难点，如鳍式晶体管中的鳍体(Fin)的制作工艺中对于fin的线宽(CD)，fin的高度(height)以及高深宽比的浅沟槽的刻蚀和填充的控制等等。

现有FinFET的制造工艺中，制造Fin的循环工艺(loop)生产技术为自对准两次成型技术(self-aligned double patterning,SADP)，如图1A至图1G所示，是现有鳍体的制造方法各步骤中的器件剖面结构示意图。现有鳍体的制造方法包括如下步骤：

步骤一、如图1A所示，提供半导体衬底1，定义出鳍体1a的形成区域。

通常，所述半导体衬底1为硅衬底。

所述鳍体1a用于形成鳍式晶体管。所述鳍式晶体管的工艺节点为22nm以下。对于较小的工艺节点，通常采用自对准两次成型技术来实现所述鳍体1a的形成区域的定义，包括如下分步骤：

步骤11、如图1A所示，在所述半导体衬底1表面依次形成垫氧化层2，硬质掩膜层3，缓冲层4、核心(Core)层5、抗反射层6和光刻胶7。

所述硬质掩膜层3的材料包括氧化层或氮化层。

所述缓冲层4的材料包括氧化层或氮化层。

所述核心层5为碳基或多晶硅基核心层5。

所述抗反射层6包括介质抗反射层(DARC)和底部抗反射层(BARC)。

步骤12、如图1B所示，进行光刻形成光刻胶7图形。

步骤13、如图1C所示，以所述光刻胶7图形为掩膜依次对所述抗反射层6和所述核心层5进行刻蚀形成所述核心层5图形，所述核心层5图形由多个条形结构组成；之后去除所述光刻胶7图形和所述抗反射层6。

步骤14、如图1D所示，在所述核心层5图形的条形结构的侧面形成侧墙。通常，所述侧墙的采用为氮化层，通过淀积形成氮化层8，之后对氮化层8进行全面刻蚀工艺自对准在所述核心层5图形的条形结构的侧面形成所述侧墙。

步骤15、去除所述核心层5图形，由剩余的所述侧墙定义出鳍体1a的形成区域。

第二、如图1E所示，以所述侧墙为掩膜依次对所述缓冲层4、所述硬质掩膜层3、所述垫氧化层2和所述半导体衬底1层进行刻蚀形成多个所述鳍体1a，各所述鳍体1a之间为浅沟槽9。

步骤三、如图1F所示，对所述浅沟槽9的表面进行清洗，以去除所述鳍体1a的干法刻蚀中所产生的聚合物。通常，在所述鳍体1a刻蚀完成之后，在所述浅沟槽9的表面会残留一层氧化层如二氧化硅，而二氧化硅为亲水性材料。由图1F可以看出，在清洗过程中，清洗液如去离子水10的表面和所述浅沟槽9的侧面的接触面夹角小于90度，所述清洗液10的表面会下凹，如标记101所示。

如图1G所示，清洗完成后进行烘烤。由于，所述清洗液10的表面会下凹,这会对所述鳍体1a产生较大的拉应力，拉应力如标记102所示。在拉应力的作用下所述鳍体1a容易产生粘连或倒塌。