[发明专利]低功率低建立时间的集成时钟门控单元

说明书

公开了一种低功率低建立时间的集成时钟门控(ICG)单元。公开的ICG单元包括：NOR门，被配置为接收使能(E)信号和测试使能(SE)信号，并且输出EN信号。ICG单元可包括：复合门，被配置为接收EN信号和时钟(CK)信号，并且输出锁存使能(ELAT)信号。ICG单元还可包括：NAND门，被配置为接收ELAT信号和CK信号，并且输出反相使能时钟(ECKN)信号。ICG单元还可包括：反相器，被配置为从NAND门接收ECKN信号，并且输出使能时钟(ECK)信号。

本申请要求于2018年12月20日提交的第62/783,171号美国申请和于2019年3月13日提交的第16/352,816号美国申请的权益，所述美国申请的内容通过引用全部合并于此。

技术领域

本公开涉及集成电路，更具体地，涉及具有复合的使能选择的改进的低功率低建立时间的集成时钟门控单元。

背景技术

现今的计算机器由数百万的晶体管、逻辑门、存储器单元、处理器核等组成。随着从相对固定位置的个人计算机向多功能移动个人计算装置的大规模过渡，针对更有效计算的需求变得严重。虽然电池技术多年来在一定程度上被改进，但是针对移动装置的用户仍然留有挑战和痛点。传统的集成时钟门控单元(ICG)通常使用时钟信号来控制锁存器，这消耗大量的时钟切换功率。需要的是更有效的门控单元技术。

发明内容

发明的方面包括一种低功率低建立时间的集成时钟门控(ICG)单元。公开的ICG单元包括：NOR门，被配置为接收使能(E)信号和测试使能(SE)信号，并且输出EN信号。ICG单元可包括：复合门，被配置为接收EN信号和时钟(CK)信号，并且输出锁存使能(ELAT)信号。ICG单元还可包括：NAND门，被配置为接收ELAT信号和CK信号，并且输出反相使能时钟(ECKN)信号。ICG单元还可包括：反相器，被配置为从NAND门接收ECKN信号，并且输出使能时钟(ECK)信号。

实施例包括低功率低建立时间的ICG单元，所述低功率低建立时间的ICG单元可包括：NOR门，被配置为接收使能(E)信号和测试使能(SE)信号，并且输出EN信号。ICG单元还可包括：由EN信号进行门控并且连接到第一节点的第一P型晶体管P1。ICG单元还可包括：由CK信号门控的串联连接到第一P型晶体管P1的第二P型晶体管P2；由反相使能时钟(ECKN)信号门控的第三P型晶体管P3；以及由EN信号门控的连接到逻辑低电压源并连接到第二节点的第一N型晶体管N1。ICG单元还可包括：由ECKN信号门控的串联连接到第一N型晶体管N1并且连接到第一节点的第二N型晶体管N2；以及连接到第二节点并由逻辑高电压源门控的第三N型晶体管N3。

通过在图形处理单元(GPU)中或在ARM处理器核内实现某些发明特征，可最好地实现它们。其他类型的处理器或专用集成电路(ASIC)可实现在此公开的发明原理。发明构思可在各种移动装置(诸如，智能电话、平板、笔记本计算机等)的处理器和/或存储器模块内实现，或者在各种固定装置(诸如，台式计算机、路由器等)中实现。

附图说明

从下面的参照附图作出的具体实施方式，本发明原理的前述的以及附加的特征和优点将变得更容易清楚，其中：

图1示出根据在此公开的实施例的包括低功率低建立时间的集成时钟门控单元的微处理器的示例框图。

图2示出根据在此公开的实施例的低功率低建立时间的集成时钟门控单元的另一示例电路图。

图3示出根据在此公开的实施例的低功率低建立时间的集成时钟门控单元的示例波形图。

图4示出根据在此公开的实施例的低功率低建立时间的集成时钟门控单元的另一示例波形图。

图5是根据在此公开的实施例的包括低功率低建立时间的集成时钟门控单元的计算系统的示例框图。

具体实施方式