[发明专利]半导体器件及其制备方法

说明书

本发明涉及一种半导体器件及其制备方法，半导体器件的制备方法包括：提供待刻蚀层；于待刻蚀层的表面形成图形化的牺牲层，图形化的牺牲层暴露出部分待刻蚀层的表面；于牺牲层的侧壁形成第一侧墙；去除牺牲层；于第一侧墙的侧壁形成第二侧墙；去除第一侧墙。上述半导体器件的制备方法使得线宽进一步缩小成为可能，而且于第一侧墙的侧壁形成第二侧墙，以第一侧墙作为第二牺牲层，不需要再形成第二牺牲层，减少了牺牲层的层数，也减少了制程步骤，从而节约半导体制程的时间和成本。

技术领域

本发明涉及半导体领域，特别是涉及一种半导体器件及其制备方法。

背景技术

集成电路(英语：integrated circuit,IC)、或称微电路(microcircuit)、微芯片(microchip)、芯片(chip)在电子学中是一种把电路(主要包括半导体设备，也包括被动组件等)小型化的方式，并通常制造在半导体晶圆表面上。比如，DRAM，DRAM(Dynamic RandomAccess Memory)即动态随机存取存储器芯片，是最为常见的系统内存芯片。这些年来，DRAM持续向更小的外型尺寸发展，使得每个芯片可以封装更多的电路。这样增加了每单位面积容量，可以降低成本和增加功能，然而需要集成电路设计的最小线宽和间距的不断缩小。但是，当曝光线条的特征尺寸接近于曝光系统的理论分辨极限时，硅片表面的成像就会发生严重的畸变，从而导致光刻图形质量的严重下降。现有采用图形转移工艺将显卡缩小到工艺所需的尺寸，但现有的图形转移工艺需要使用多层掩膜层进行多次图形转移，工艺步骤繁琐，工艺时间较长，工艺成本较高。

发明内容

基于此，针对上述问题，本发明提供一种半导体器件及其制备方法。

本发明提供一种半导体器件的制备方法，包括：提供待刻蚀层；于所述待刻蚀层的表面形成图形化的牺牲层，所述图形化的牺牲层暴露出部分所述待刻蚀层的表面；于所述牺牲层的侧壁形成第一侧墙；去除所述牺牲层；于所述第一侧墙的侧壁形成第二侧墙；去除所述第一侧墙。

上述半导体器件的制备方法使得线宽进一步缩小成为可能，而且于第一侧墙的侧壁形成第二侧墙，以第一侧墙作为第二牺牲层，不需要再形成第二牺牲层，减少了牺牲层的层数，也减少了制程步骤，从而节约半导体制程的时间和成本。

在其中一个实施例中，于所述牺牲层的侧壁形成所述第一侧墙包括：于所述待刻蚀层的表面和所述牺牲层的表面形成第一侧墙材料层，所述第一侧墙材料层包覆所述牺牲层；刻蚀所述牺牲层的顶端和所述待刻蚀层表面的所述第一侧墙材料层，以形成暴露出所述牺牲层的顶端和部分所述待刻蚀层的表面的所述第一侧墙。

在其中一个实施例中，于所述第一侧墙的侧壁形成第二侧墙包括：于所述待刻蚀层的表面和所述第一侧墙的表面形成第二侧墙材料层，所述第二侧墙材料层包覆所述第一侧墙；刻蚀所述第一侧墙的顶端和所述待刻蚀层表面的所述第二侧墙材料层，以形成暴露出所述第一侧墙的顶端和部分所述待刻蚀层的表面的所述第二侧墙。

在其中一个实施例中，去除所述第一侧墙之后还包括：以所述第二侧墙为掩膜，刻蚀所述待刻蚀层，以形成待刻蚀图形。

在其中一个实施例中，所述第一侧墙的厚度介于5nm～50nm之间。

在其中一个实施例中，所述第一侧墙包括本征多晶硅侧墙、或掺硼、磷、砷中一种或多种的掺杂多晶硅侧墙，形成所述第一侧墙的方法包括化学气相沉积或等离子增强化学气相沉积。第一侧墙包括本征多晶硅侧墙、或掺硼、磷、砷中一种或多种的掺杂多晶硅侧墙，使得线宽容易控制，而且使得第一侧墙被去除后不会有残留，实现图案的精准转移，而且还使得第一侧墙能用化学气相沉积或等离子增强化学气相沉积形成，形成速度快，条件简单。