[发明专利]一种互连结构的形成方法及互连结构

说明书

一种互连结构及其形成方法，方法包括：在介质层的第一区域内形成第一沟槽，在介质层的第二区域内形成第二沟槽，第一沟槽的宽度小于第二沟槽的宽度；在第一沟槽的侧壁和所述第二沟槽的侧壁形成阻挡层，阻挡层的顶面低于介质层的顶面；之后对第一沟槽侧部和第二沟槽侧部的介质层进行刻蚀处理，使第二区域上的剩余的介质层的顶面高于第一区域上的剩余的介质层的顶面；之后在第一沟槽和第二沟槽内、及介质层和阻挡层的顶部形成沟槽填充材料层；对沟槽填充材料层和介质层进行研磨至暴露出阻挡层顶面，以在第一沟槽中形成第一导电填充层，在第二沟槽中形成第二导电填充层。所述方法降低了第一导电填充层顶面和第二导电填充层顶面之间的高度差。

技术领域

本发明涉及半导体技术领域，特别涉及一种互连结构的形成方法及互连结构。

背景技术

在半导体集成电路的制造过程中，互连工艺是常见的处理工艺，通常利用互连工艺形成如金属互连线等结构，现有的互连工艺通常包括例如在基底上形成阻挡层，并在阻挡层上形成沟槽，及在沟槽内沉积沟槽填充材料(如用于形成金属互连线的金属材料)等处理，并且通常需要进行化学机械研磨(Chemical Mechanical Polishing，CMP)处理以去除多余的阻挡层和沟槽填充材料。在CMP过程中，由于一般沟槽尺寸大的区域内的阻挡层和沟槽填充材料层更容易被磨薄，因此会造成不同沟槽尺寸区域的阻挡层和沟槽填充材料层的顶部表面之间的高度差异，从而会影响器件的性能和稳定性。

发明内容

本发明的目的在于解决现有技术中，互连结构的形成方法形成的互连结构影响半导体器件的稳定性和可靠性的问题。本发明提供了一种互连结构的形成方法及一种互连结构,其中，采用该互连结构的形成方法形成的互连结构，使得半导体器件的稳定性和可靠性更好。

为解决上述技术问题，本发明的实施方式公开了一种互连结构的形成方法，包括：提供基底，在所述基底上形成介质层,所述介质层包括第一区域和第二区域；在所述介质层的第一区域内形成第一沟槽，在所述介质层的第二区域内形成第二沟槽，所述第一沟槽的宽度小于所述第二沟槽的宽度；在所述第一沟槽的侧壁和所述第二沟槽的侧壁形成阻挡层，所述阻挡层的顶面低于所述介质层的顶面；以所述阻挡层为掩模，对所述第一沟槽侧部和所述第二沟槽侧部的介质层进行刻蚀处理，以使所述第二区域上的剩余的介质层的顶面高于所述第一区域上的剩余的介质层的顶面；进行所述刻蚀处理之后，在所述第一沟槽和所述第二沟槽内、及所述介质层和所述阻挡层的顶部形成沟槽填充材料层；对所述沟槽填充材料层和所述介质层进行研磨直至暴露出所述阻挡层的顶面，以在所述第一沟槽中形成第一导电填充层，在所述第二沟槽中形成第二导电填充层。

可选的，形成所述阻挡层的方法包括：在所述第一沟槽的底部和侧壁、所述第二沟槽的底部和侧壁、以及所述介质层上形成初始阻挡层；对所述初始阻挡层进行回刻蚀工艺，以去除所述介质层的顶部的初始阻挡层、所述第一沟槽和所述第二沟槽底部的所述初始阻挡层、以及第一沟槽和第二沟槽侧壁的部分阻挡层，形成所述阻挡层。

可选的，通过化学气相沉积工艺或原子层沉积工艺形成所述初始阻挡层。

可选的，所述阻挡层的材料包括氮化硅。

可选的，所述阻挡层的厚度为10埃至100埃。

可选的，进行所述刻蚀处理之前，所述第二区域的阻挡层的高度占据所述第二沟槽的高度的1/2至3/5，所述第一区域的阻挡层的高度占据所述第一沟槽的高度的1/2至3/5。

可选的，刻蚀处理为横向刻蚀处理。

可选的，进行所述刻蚀处理之后且在形成所述沟槽填充材料层之前，所述第二沟槽侧部的介质层包括介质底部区和位于介质底部区上的介质顶部区，所述介质底部区被第二区域的阻挡层完全覆盖，所述介质顶部区被所述第二区域的阻挡层暴露，所述介质顶部区的宽度小于所述介质底部区的宽度，所述介质底部区的顶面与所述第二区域的阻挡层的顶面齐平，相邻第一沟槽之间的介质层的顶面与所述第一区域的阻挡层的顶面齐。