[发明专利]一种RISC处理器的指令发射处理电路

说明书

本发明属于集成电路技术领域，具体涉及一种RISC处理器的指令发射处理电路；电路内部主要包括取指模块、预译码模块、译码模块、记分板模块，外部接口包括Icache(Instruction Cache)、寄存器文件(Register File，RF)和执行单元；其中，所述取指模块与预译码模块、译码模块，Icache连接；所述预译码模块与取指模块、译码模块、记分板模块连接；所述译码模块与预译码模块、取指模块及执行单元连接；所述记分板模块与预译码模块及执行单元连接。采用RISC处理器的指令发射处理电路，有效的满足并提升了RISC处理器发射指令的时序性能要求，而且有利于其物理设计实现。

技术领域

本发明属于集成电路技术领域，具体涉及一种RISC处理器的指令发射处理电路。

背景技术

在超标量处理器中，由于指令之间存在数据、结构、控制相关，导致后面的指令不能立即执行，流水线必须停顿若干周期后才能继续执行后面的指令，造成了流水线延迟。要使流水线具有良好的性能，必须设法使流水线能畅通流动。将指令分为若干阶段，可并行执行不同指令的不同阶段，从而多个指令可以同时执行。在现有的RISC处理器指令发射电路设计技术中，由译码模块进行指令译码，从RF读出指令的源操作数再进行选通，然后将源操作数，目的操作数，执行单元控制信号输出给执行单元，由预译码模块进行指令预译码，由记分板模块根据预译码和译码模块的指令信息进行指令相关性检测，该电路功能划分明确，但由于指令在1个周期内不能完成译码工作，且指令源操作数获取时序路径太长，从而无法满足系统时序性能的要求。

发明内容

本发明的目的是提供一种RISC处理器的指令发射处理电路，有效的满足并提升了RISC处理器的时序性能，有利于其物理设计实现。

本发明的具体技术方案为：

一种RISC处理器的指令发射处理电路，其特征在于：电路内部包括取指模块、预译码模块、译码模块和记分板模块；外部接口外部接口包括寄存器文件、执行单元和Icache；

所述取指模块与预译码模块、译码模块和Icache连接，用于实现从Icache中取指令，将指令写入buffer中，供预译码模块读取，根据译码模块给的跳转指令信息进行取指地址更新；

所述预译码模块与取指模块、译码模块和记分板模块连接，用于实现从取指模块的buffer中读取2条指令，按照指令编码规则进行双发射指令预译码，并进行双发射指令之间的相关性检测，将译出的发射指令信息写入ibuffer中供译码模块发射指令使用，同时将写入ibuffer的发射指令状态信息和译出的待发射指令信息输出给记分板模块；

所述记分板模块与预译码模块和执行单元相连接，用于实现待发射指令和发射指令之间的相关性检测，根据预译码模块给的待发射指令信息和写入ibuffer的发射指令状态信息及执行单元的运算完成信号进行调度判断之后给预译码模块输出读ibuffer发射指令的控制信号；

所述译码模块与预译码模块、取指模块和执行单元相连接，用于实现2条指令发射功能，将预译码模块ibuffer中读出的指令信息下发给执行单元，并将发射的跳转指令信息输出给取指模块，并根据执行单元给的条件跳转指令操作数和发射的跳转指令信息给出条件跳转指令执行结果，将条件跳转指令执行结果输出给预译码模块；

所述执行单元与译码模块、记分板模块和寄存器文件相连接，用于实现译码模块给的双发射指令的运算，其从寄存器文件中读出源操作数，然后进行运算将运算结果写回寄存器文件，并将运算完成信号输出给记分板模块，将条件跳转指令操作数输出给译码模块。

优选的，所述预译码模块从取指模块中读buffer时满足下列有效条件：

1)取指模块中buffer有指令且不在处理跳转指令；

2)预译码模块中ibuffer不满；