[发明专利]SOI半导体结构以及用于制造SOI半导体结构的方法

权利要求书

1.一种SOI半导体结构(WF)，所述SOI半导体结构(WF)具有第二半导体晶片(WF2)和半导体层(HLS)，所述第二半导体晶片(WF2)在背侧(RS)上构造为衬底层，所述半导体层(HLS)构造在第一半导体晶片(WF1)的正侧(VS)上，其中，在所述衬底层与所述半导体层(HLS)之间布置有绝缘层(OXS)，

其特征在于，

在所述半导体层(HLS)中构造有三维霍尔传感器结构(HSENS)和集成电路，所述三维霍尔传感器结构具有由单片的半导体本体(HLK)构成的传感器区域，所述半导体本体(HLK)具有第二导电类型并且从掩埋的下方面(UF)延伸直到所述正侧(VS)；其中，

在所述正侧(VS)上构造有相互间隔开的至少三个第一金属连接接通部(K11，K12，K13)，而在所述下方面(UF)上构造有相互间隔开的至少三个第二连接接通部(K21，K22，K23)；

所述第二连接接通部(K21，K22，K23)分别包括第二导电类型的高掺杂的多晶硅或包括金属；

每个第一连接接通部(K11，K12，K13)和每个第二连接接通部(K21，K22，K23)分别构造在第二导电类型的高掺杂的半导体接通区域(HG11，HG12，HG13，HG21，HG22，HG23)上；

在垂直于所述正侧(VS)的投影中，至少所述第一连接接通部(K11，K12，K13)的构造在高掺杂的连接区域上的部分相对于至少所述第二连接接通部(K21，K22，K23)的构造在所述高掺杂的连接区域上的部分而错位地布置；

所述第一连接接通部(K11，K12，K13)和所述第二连接接通部(K21，K22，K23)分别具有关于垂直于所述半导体本体(HLK)的所述正侧(VS)和所述下方面(UF)的对称轴的多重旋转对称性；

所述半导体本体(HLK)的下方面(UF)构造在所述绝缘层(OXS)上。

2.根据权利要求1所述的SOI半导体结构(WF)，其特征在于，所述半导体本体(HLK)借助环绕的沟槽结构(TR)而与其余的半导体层(HLS)电绝缘。

3.根据权利要求1或2所述的SOI半导体结构(WF)，其特征在于，所述半导体本体(HLK)在所述传感器区域中具有2μm与30μm之间的厚度。

4.根据权利要求1或2所述的SOI半导体结构(WF)，其特征在于，在所述传感器区域中，所述半导体本体的厚度与长度的比例包括0.6到1.4之间的范围。

5.根据权利要求1或2所述的SOI半导体结构(WF)，其特征在于，所述第二连接接通部(K21，K22，K23)与所述SOI半导体结构(WF)的正侧(VS)电连接。

6.根据权利要求1或2所述的SOI半导体结构(WF)，其特征在于，所述第二连接接通部(K21，K22，K23)与所述SOI半导体结构(WF)的背侧(RS)电连接。

7.根据权利要求1或2所述的SOI半导体结构(WF)，其特征在于，相比于在所述传感器区域内，所述半导体层(HLS)在所述传感器区域外具有更小的厚度，其中，所述半导体层(HLS)在所述传感器区域外的厚度处在0.1μm与10μm之间的范围内。

8.根据权利要求1或2所述的SOI半导体结构(WF)，其特征在于，所述集成电路与所述霍尔传感器结构存在电的有效连接。

9.根据权利要求1或2所述的SOI半导体结构(WF)，其特征在于，所述半导体层(HLS)在所述霍尔传感器结构外具有第一导电类型的区域。

10.根据权利要求9所述的SOI半导体结构(WF)，其特征在于，所述第一导电类型是p型而所述第二导电类型是n型，或者所述第一导电类型是n型而所述第二导电类型是p型。