[发明专利]校准逻辑控制电路及方法、逐次逼近型模数转换器

权利要求书

1.一种校准逻辑控制电路，应用于模数转换器，其特征在于，所述校准逻辑控制电路包括K个低位的校准逻辑电路和N个高位的校准逻辑电路，其中：

所述K个低位的校准逻辑电路用于分别控制所述模数转换器的第1位至第K位的开关模块，在校准模式下，在采样阶段控制开关模块锁定电容不采样及在量化阶段将寄存器输出信号输出至所述开关模块，在非校准模式下将所述寄存器输出信号直接输送至对应的开关模块；

所述N个高位的校准逻辑电路用于分别控制所述模数转换器的第K+1位至第K+N位的开关模块；

在校准模式下，进行第K+n位的校准时，K+n位的校准逻辑电路控制所述K+n位的开关模块按采样周期进行0,1切换实现第K+n位的校准，高于K+n位的校准逻辑电路控制高于K+n位的开关模块固定在共模输入点；低于K+n位的校准逻辑电路在采样阶段控制低于K+n位的开关模块锁定电容不采样，在量化阶段将寄存器输出信号输出至低于K+n位的开关模块；

以及，在非校准模式下，所述N个高位的校准逻辑电路将所述寄存器输出信号直接输送至对应的开关模块；

其中，K，N为正整数，n＝1～N，所述寄存器输出信号根据所述模数转换器中比较器的比较结果生成。

2.根据权利要求1所述的校准逻辑控制电路，其特征在于，所述K个低位的校准逻辑电路的结构相同。

3.根据权利要求1所述的校准逻辑控制电路，其特征在于，所述K个低位的校准逻辑电路和N个高位的校准逻辑电路还用于，

接收转换使能信号、第K+1位至第K+N位的校准使能信号，当所述转换使能信号有效，判断当前为非校准模式；当所述转换使能信号无效且第K+1位至第K+N位的校准使能信号中至少一个有效时，判断当前为校准模式；

或者，接收转换使能信号、第K+1位至第K+N位的校准使能信号和总校准使能信号，当所述转换使能信号有效且总校准使能信号无效，判断当前为非校准模式；当所述转换使能信号无效、总校准使能信号有效且第K+1位至第K+N位的校准使能信号中至少一个有效时，判断当前为校准模式。

4.根据权利要求3所述的校准逻辑控制电路，其特征在于，所述K个低位的校准逻辑电路和N个高位的校准逻辑电路还用于，

当前处于校准模式下，且低于K+n的各位的校准使能信号中至少一个有效时，判断在进行低于K+n位的校准；

当前处于校准模式下，且高于K+n的各位的校准使能信号中至少一个有效时，判断当前在进行高于K+n位的校准；

当前处于校准模式下，且所述第K+n位的校准使能信号有效时，判断当前在进行第K+n位的校准。