[发明专利]基于FPGA的SRIO数据传输系统

说明书

本发明公开的一种基于FPGA的SRIO数据传输系统，旨在提供一种传输效率高，可靠性高，可移植性强，能够并行处理的数据传输系统。本发明包括MSG数据模块，DMA数据模块，门铃数据模块，发送控制模块，信号复用模块，响应控制模块，读取控制模块和Srio接口模块。发送时，用户逻辑发送数据控制信息，接受数据控制反馈信息，发送不同数据到不同数据模块对应的发送缓存区。发送控制模块调度不同数据模块，不同数据模块发送数据给信号复用模块。信号复用模块归并信号并输出数据信号给Srio接口。接收时，Srio接口将数据信号传给读取控制模块。读取控制模块对数据信号解析判定后传给不同数据模块的接受缓存区递交给用户逻辑接收。发送接收全过程中，响应控制模块完成响应信号的发送、接收、分析以及反馈功能。

技术领域

本发明属于通信技术领域，涉及一种基于FPGA的SRIO数据传输系统。具体而言，包括数据传输，数据传输检验，数据重发，并行数据处理，数据储存，多对多互联等功能。

背景技术

RapidIO协议是一个开放的点对点分组交换标准，是面向嵌入式系统开发提出的高可靠、高性能、基于包交换的互连技术。串行RapidIO(SRIO)是采用串行差分模拟信号传输的RapidIO协议，采用差分交流耦合信号，基于SerDes(SerializeDeserialize)技术，SRIO是一个针对嵌入式系统应用的高性能、低引脚数基于数据包交换的高速互连接口。并可实现最低引脚数量而高速的传输。SRIO是基于包交换的高速互连技术，其数据包是由包头、有效的数据载荷和16位CRC校验组成。包头的长度根据包类型不同，可能为十几到二十几个字节，最大的有效载荷长度为256字节。由于包长度短，所以传输延时较小，硬件上也易于实现，适合数字信号处理场合对传输延时要求较高的应用。数字系统互连设计中，高速串行I/O技术取代传统的并行I/O技术成为当前发展的趋势。与传统并行I/O技术相比，串行方案提供了更大的带宽、更远的距离、更低的成本和更高的扩展能力。在实际设计应用中，采用现场可编程门阵列(FPGA)实现高速串行接口是一种性价比较高的技术途径。在多FPGA处理芯片系统架构的TDLTE系统中，基带处理信息交互急需一种新的高速互连接口。串行高速输入输出口(serialrapidIO，SRIO)接口具有速度快、管脚数少、系统成本低、可以实现点对点或点对多点通信的特点。