[发明专利]一种提高电源降压速度的方法及泄放电路

说明书

本发明公开了一种提高电源降压速度的方法及泄放电路，该泄放电路连接在电源上，包括了若干组并联的固态开关，在其中一组固态开关中连接泄放电阻。泄放方法通过在电源两端并联泄放电路的方式来提高电源降压速度，该方法包括：步骤一，将若干固态开关并联到电源两端，再串联一个连接有泄放电阻的固态开关；步骤二，在关闭电源时，将固态开关的触点全部闭合到在电源和固态开关间形成回路；步骤三，根据电源电压的大小，将包含泄放电阻的固态开关连接到想匹配的电阻。本发明提出的提高电源降压速度的方法及泄放电路，通过增加一个泄放电路在电源上，当电压切换为关闭时，在泄放电路的作用下，电源电压能够快速降为0V，在集成电路检测过程中，加快了检测的效率。

技术领域

本发明涉及射频集成电路芯片性能测试技术领域，具体涉及一种提高电源降压速度的方法。

背景技术

降低电压的方法只是在停止使用电路的时候将电源切换为关闭状态，此时电源会慢慢成0V。例如源电压是220V，关掉电源之后不会瞬间降为0V，慢的时候可能要花2s左右才能完全归0。在集成电路测试技术中，对测试速度的要求很高，电源的降压过慢成为了影响DC测试速度的瓶颈。现有电源降压速度慢，不能充分利用时间到测试中。

发明内容

为了解决上述背景技术提出的技术问题，本发明提出一种提高电源降压速度的方法，通过增加一个泄放电路在电源上，当电压切换为关闭时，在泄放电路的作用下，电源电压能够快速降为0V。

为了实现上述技术目的，本发明的技术方案为：一种提高电源降压速度的泄放电路，所述泄放电路连接在电源上，包括了若干组并联的固态开关，在其中一组固态开关中并联泄放电阻。

进一步的，所述固态开关分为第一固态开关和第二固态开关，其中，所述第一固态开关中连接泄放电阻，第一固态开关与第二固态开关串联。

进一步的，所述第一固态开关中包括并联的至少3组泄放电阻，每组中包含至少3个阻值不同的泄放电阻，开关根据电源电压的大小确定与相匹配的泄放电阻相连接。

作为一种优选，每组第二固态开关中包含至少3组开关触点，每组开关触点包括一个静触点和两个动触点。

本发明还提供上述提高电源降压速度的泄放电路的泄放方法，所述泄放方法通过在被测件两端并联泄放电阻使泄放电阻、电源和开关形成泄放电路的方式来提高电源降压速度，该方法具体包括以下步骤：

步骤一，将若干固态开关并联到电源两端，再串联一个连接有泄放电阻的固态开关；

步骤二，在关闭电源时，将固态开关的触点全部闭合到在电源和固态开关间形成回路；

步骤三，根据电源电压的大小，将包含泄放电阻的固态开关连接到想匹配的电阻。

进一步的，所述步骤三中，电源电压越大，对应的电阻的阻值越大。

作为一种优选，所述固态开关至少包括3组。

采用上述方案后，本发明与现有技术相比具有如下有益效果：

1、使用寿命久的固态开关，考虑到功率限制问题，选择多组固态开关并联接入电路的形式，增大泄放电路可承受的总功率。

2、泄放电路的电阻不是固定不变的，电压较低时设置阻值较小的电阻，电压较高时设置阻值较大的电阻，加速泄放，总体达到恒功率的泄放。

附图说明

图1为本发明实施例1的电路结构图；

图2为不加入泄放电路情况下的关闭电源后电压的下降情况曲线图；

图3、图4为加入泄放电路情况下的关闭电源后电压的下降情况曲线图。

具体实施方式