[发明专利]数据输出方法、装置和系统

说明书

本申请涉及一种数据输出方法、数据输出装置以及数据输出系统；所述数据输出方法包括：获取目标相位参数；根据所述目标相位参数得到内部时钟信号和随路时钟信号；根据所述内部时钟信号获取待输出数据；以及输出所述待输出数据和所述随路时钟信号。本申请解决了发送视频信号时接收端的时序约束难以满足的问题，避免造成接收端数据采样错误，图像出现闪点。

技术领域

本申请涉及数据传输技术领域，尤其涉及到一种数据输出方法、数据输出装置以及数据输出系统。

背景技术

目前一般采用源同步接口在两个FPGA板卡之间进行视频信号的传输，但由于源同步接口频率较高，并且当接收端的源同步接口需要对接多种类型的发送端如FPGA或者ASIC子卡时，接收端的时序约束将难以满足，导致在部分情况下，接收端数据采样错误，图像出现闪点。

发明内容

因此，本申请实施例提出一种数据输出方法、数据输出装置和数据输出系统，其可以解决视频信号传输过程中接收端的时序约束难以满足导致数据采样错误的问题。

具体地，本申请实施例提出一种数据输出方法，所述数据输出方法包括：获取目标相位参数；根据所述目标相位参数得到内部时钟信号和随路时钟信号；根据所述内部时钟信号获取待输出数据；以及输出所述待输出数据和所述随路时钟信号。

在现有技术中，传输视频信号时，由于视频信号接口频率较高，并且当接收端接口需要对接多种类型的发送端如FPGA或者ASIC子卡时，接收端的时序约束将难以满足，导致在部分情况下，接收端数据采样错误，图像出现闪点。本申请实施例通过获取目标相位参数并根据目标相位参数得到内部时钟信号和随路时钟信号，根据内部时钟信号获取待输出数据并将其与随路时钟信号输出，可以实现接收端根据随路时钟信号进行数据采样，而随路时钟信号根据目标相位参数得到，能够避免由于视频信号接口频率高或接收端接口需要对接多种类型的发送端时接收端的时序约束难以满足的问题，避免造成接收端数据采样错误，图像出现闪点。

在本申请的一个实施例中，所述获取目标相位参数，包括：接收由数据接收设备发送的相位调节命令，解析所述相位调节命令获取所述目标相位参数。

可选地，在本申请的一个实施例中，所述获取目标相位参数，包括：通过第一接口接收由数据接收设备发送的相位调节命令，解析所述相位调节命令获取所述目标相位参数。

具体地，在本申请中，数据发送设备上设置有用于接收相位调节命令的接口，该接口能够实现数据发送设备和数据接收设备之间的交互。

在本申请的一个实施例中，所述根据所述目标相位参数得到内部时钟信号和随路时钟信号，包括：根据所述目标相位参数对当前时钟信号进行相位调节得到所述随路时钟信号；以及将当前时钟信号的相位更改为零得到所述内部时钟信号。

在本申请的一个实施例中，所述输出所述待输出数据和所述随路时钟信号，包括：缓存所述待输出数据；读取缓存将所述待输出数据和所述随路时钟信号输出。

另外，本申请实施例提出一种数据输出装置，包括：相位参数获取模块，用于获取目标相位参数；时钟信号获得模块，用于根据所述目标相位参数得到随路时钟信号和内部时钟信号；数据获取模块，用于根据所述内部时钟信号获取待输出数据；数据输出模块，用于输出所述待输出数据和所述随路时钟。

在本申请的一个实施例中，所述时钟信号获得模块具体用于：根据所述目标相位参数对当前时钟信号进行相位调节得到所述随路时钟信号；以及将当前时钟信号的相位更改为零得到所述内部时钟信号。

再者，本申请实施例提出一种数据输出装置，包括：微控制器和连接所述微控制器的可编程逻辑器件；其中，所述可编程逻辑器件用于实现如上述中任意一项所述的数据输出方法。