[发明专利]一种高性能低复杂度的基于可靠性的多进制LDPC译码方法

说明书

本发明公开了一种高性能低复杂度的基于可靠性的多进制LDPC译码方法。该方法主要包括两个创新点：(一)针对导致译码失败的主要原因：周期点问题，以一定的周期间隔将一种微小加性扰动注入译码过程，有效地解决了周期点问题，从而极大地提升了译码性能；(二)针对多进制LDPC译码需要存储大量信道信息的问题，提出一种实时计算信道信息的方法，有效地减少了存储复杂度且不造成性能损失。本发明提出一种有效的译码方法，以较低的计算以及存储复杂度实现了更好的译码性能，具有一定的创新性。

技术领域

本发明涉及通信编码技术领域的译码方法，特别针对高性能低复杂度的基于可靠性的多进制LDPC译码方法。

背景技术

数字通信系统中，数据从发射端到接收端，需要经过信道传输，而信道中存在各式各样的噪声，导致接收数据和发射数据存在偏差。因此，在数据传输过程中，需要引进前向纠错(FEC)，又可称为信道编码。进行纠错编码后，可对接收数据按一定方法进行译码，以期得到正确的码字，从而达到纠错的目的。

多进制LDPC(NB-LDPC)码在1998年由Davey和Mackey提出，该码在中短码长、高阶调制等应用场景中拥有比二进制LDPC码更好的译码性能，但是较高的译码复杂度限制了该码的进一步应用。为了减少其译码复杂度，许多基于置信度传播(BP)方法的简化算法被提出。但与二进制LDPC译码算法相比，这些软解码算法相对来说仍具有很高的复杂度。近年来，一种基于可靠性的迭代大数逻辑译码方法被提出，由于这种译码方法只传递最可靠的域元素信息，校验码字处理只需要在GF(q)上进行简单的校验和操作，所以拥有较低的复杂度。但复杂度降低的同时也带来了性能损失，且q维信道信息的存储带来巨大的存储消耗。所以在此类译码方法的基础上，进行性能改进和存储优化有着十分重要的意义。

发明内容

发明目的：本发明旨在针对上述问题，提供一种高性能低复杂度的多进制LDPC译码方法。

为了解决上述技术问题，本发明公开了一种适用于多进制LDPC码的高性能低复杂度的基于可靠性的迭代大数逻辑译码方法，该方法称为扰动注入的改进的基于软信息的迭代大数逻辑译码(perturbation-injected improved iterative reliability-basedmajority-logic decoding，P-IISRB)方法，具体发明内容如下：

一种适用于多进制LDPC码的高性能低复杂度的基于可靠性的译码方法，此方法称作P-IISRB方法，基于IISRB方法做了如下改进：

1)一种微小加性扰动注入方法，在译码过程中以一定周期间隔注入微小的加性扰动，能够有效解决译码失败的主要原因：周期点问题，从而极大程度地提升了译码性能。该扰动有效利用译码过程中的两大特性：在译码迭代中，对错误码元节点来说，拥有次大总可靠性度量值的域元素，极为可能是正确的码字；对正确码元节点来说，其最大和次大总可靠性度量值的差值，会呈现出比错误码元节对应的差值相对较大的趋势，且此趋势随着迭代次数愈发明显。基于以上特性，该方法通过减小当前迭代预估硬判决码字所对应的信道信息值来实现该扰动。该扰动相对信道信息大小来说相对较小，以一定的周期间隔注入译码过程，并且不宜在过早的周期注入。

2)一种实时计算信道信息方法，可以减少信道信息的存储，同时不会造成性能损失。具体实现方法为：对于每个码元节点来说，只存储最大的信道信息值及其对应域元素，其他信道信息只有当其在迭代过程中需要被使用时才会被实时计算。考虑到扰动方法需要在信道信息的基础上减去一个值，且这个结果需要被保存，所以除了最大信道信息值外，有一个额外的信道信息需要被保存。此额外的信道信息为不考虑最大信道信息在内的第一个需要引入扰动的信道信息值。考虑扰动方法后，除了最大信道信息和上述的额外信道信息被存储，其他信道信息均在使用时方由实时计算获得，且扰动只会引入到这两个被存储的信道信息。

本发明提出的译码方法，具有以下的有益效果：