[发明专利]外延工艺方法

说明书

本发明公开了一种外延工艺方法，两次以上的子外延层生长工艺，在最顶层子外延层之前的各子外延层的所述子外延层生长工艺完成之后还包括气体清洗工艺，用于将对应的子外延层生长工艺的残余工艺气体去除，之后再进行外延生长工艺参数切换并进行下一次子外延层生长。本发明能防止残余工艺气体在生长工艺参数切换过程中产生缺陷，从而能在多次子外延层生长工艺中防止缺陷产生。

技术领域

本发明涉及一种半导体集成电路的制造方法，特别涉及一种外延工艺方法。

背景技术

随着技术的发展，器件的关键尺寸(CD)越来越小，器件的工艺节点达28nm以下时，往往需要在源漏区采用嵌入式外延层来改变沟道区的应力，从而提高载流子的迁移率并从而提高器件的性能。对于PMOS器件，嵌入式外延层通常采用锗硅外延层(SiGe)；对于NMOS器件，嵌入式外延层通常采用磷硅外延层(SiP)。

通常在器件的栅极结构形成之后，在栅极结构的两侧先自对准形成凹槽，凹槽通常为∑型结构；之后，再采用外延工艺在凹槽中自对准形成嵌入式外延层。

栅极结构通常为栅介质层和多晶硅栅的叠加结构。随着技术的发展，在28nm工艺节点以下栅极结构通常采用HKMG结构，HK表示高介电常数层即栅介质层采用高介电常数层，MG表示金属层。采用HKMG时，通常先在半导体衬底如硅衬底上形成伪栅极结构，伪栅极结构由栅介质层和多晶硅栅叠加而成，之后利用伪栅极结构的自对准定义在伪栅极结构两侧形成凹槽以及在凹槽中形成嵌入式外延层并在嵌入式外延层中进行源漏注入。后续工艺中，如第零层层间膜形成之后，会去除伪栅极结构，之后再在伪栅极结构去除的区域中形成HKMG。

通常，栅极结构或伪栅极结构的多晶硅栅顶部形成有硬质掩模层，嵌入式外延层形成时会选择性形成在凹槽中，在多晶硅栅顶部形成的硬质掩模层表面上不形成嵌入式外延层。嵌入式外延层通常由3层子外延层叠加而成，分别为籽晶层、主体层和盖帽层。现有工艺中，嵌入式外延层的籽晶层、主体层和盖帽层通常是连续外延生长完成，即在籽晶层的外延工艺完成之后进行外延工艺参数切换进行主体层的外延生长，之后再进行外延工艺参数切换进行盖帽层的外延生长。其中，籽晶层通常是形成在凹槽的内侧表面，主体层将凹槽填充，盖埋层覆盖在主体层的顶部并通常还会延伸到凹槽的顶部。

现有嵌入式外延层生长工艺中，往往在多晶硅栅的顶部和侧面会形成缺陷(defect)如凝结(condense)缺陷。

发明内容

本发明所要解决的技术问题是提供一种外延工艺方法，能在多次子外延层生长工艺中防止缺陷产生。

为解决上述技术问题，本发明提供的外延工艺方法中，外延工艺包括两次以上的子外延层生长工艺，各所述子外延层生长工艺用于形成一层对应的子外延层。

在最顶层所述子外延层之前的各所述子外延层的所述子外延层生长工艺完成之后还包括气体清洗工艺，所述气体清洗工艺用于将对应的所述子外延层生长工艺的残余工艺气体去除且在将所述子外延层生长工艺的残余工艺气体去除之后再进行外延生长工艺参数切换，所述外延生长工艺参数切换将外延生长工艺参数切换到下一次所述子外延层生长工艺对应的生长工艺参数，以防止残余工艺气体在生长工艺参数切换过程中产生缺陷。

进一步的改进是，所述外延工艺形成的外延层为锗硅外延层或为磷硅外延层。

进一步的改进是，所述外延工艺包括3次子外延层生长工艺，3次所述子外延层生长工艺分别形成籽晶层(buffer layer)、主体层(bulk layer)和盖帽层(cap layer)。

进一步的改进是，所述籽晶层、所述主体层和所述盖帽层对应的所述子外延层生长工艺的工艺温度分别为第一温度、第二温度和第三温度，所述第一温度大于第二温度，所述第三温度大于所述第一温度。

所述籽晶层、所述主体层和所述盖帽层对应的所述子外延层生长工艺的工艺压强分别为第一压强、第二压强和第三压强，所述第一压强大于第二压强，所述第二压强大于所述第三压强。