[发明专利]改善器件负偏压温度不稳定性的方法和结构

说明书

本发明涉及半导体器件制造技术领域，具体涉及改善器件负偏压温度不稳定性的方法和结构。其中，方法包括：提供一基底以及形成于所述基底上的器件；通过ALD工艺，在所述器件上沉积应力薄膜结构，所述应力薄膜结构包括至少一层应力薄膜；进行退火工艺，通过退火工艺增大所述应力薄膜结构对所述器件施加的应力。结构包括：基底以及形成于基底上的器件；通过ALD工艺，形成于氧化薄膜层上的应力薄膜结构，应力薄膜结构包括至少一层应力薄膜。本发明通过ALD工艺，在器件上沉积应力薄膜结构可以减少扩散进入器件栅氧层界面的H原子，能够显著提升器件的NBTI寿命。

技术领域

本发明涉及半导体器件制造技术领域，具体涉及改善器件负偏压温度不稳定性的方法和结构。

背景技术

近年来，应变技术由于在提高互补金属氧化物半导体(Complementary MetalOxide Semiconductor,CMOS)器件性能方面具备卓越表现而备受关注。尤其是针对90纳米(nm)以下薄膜技术工艺，引入了很多方法用于提高载流子的电迁移率。

例如，相关技术中，对于P型金属氧化物半导体(Positive Channel Metal OxideSemiconductor,PMOS)器件，通常在基体表面沉积应力薄膜，通过压缩应力薄膜，提高压应力，以提高PMOS器件空穴的迁移率；对于N型金属氧化物半导体(Negative Channel MetalOxide Semiconductor,NMOS)器件，在基体表面沉积应力薄膜，通过拉伸应力薄膜，提高张应力，以提高NMOS器件电子的迁移率，从而改善器件的导电性能。

然而，如图2所示，由于所沉积的应力薄膜悬挂有较多的Si-H键和N-H键，在后续退火过程中，悬挂键容易断裂产生H原子，又由于H原子的不稳定性，两个H原子结合会向半导体器件的栅氧界面扩散，从而会引起半导体器件的出现负偏压温度不稳定性(NBTI，Negative Bias Temperature Instability)。

发明内容

本发明提供了一种改善器件负偏压温度不稳定性的方法和结构，通过ALD工艺，在所述氧化薄膜层上沉积应力薄膜结构可以减少扩散进入器件栅氧层界面的H原子，能够显著提升器件的NBTI寿命。

一方面，本发明实施例提供了一种改善器件负偏压温度不稳定性的方法，包括以下步骤：

提供一基底以及形成于所述基底上的器件；

通过ALD工艺，在所述器件上沉积应力薄膜结构，所述应力薄膜结构包括至少一层应力薄膜；

进行退火工艺，通过退火工艺增大所述应力薄膜结构对所述器件施加的应力。

可选的，所述通过ALD工艺，在所述器件上沉积应力薄膜结构，包括：

在300℃～700℃的温度范围内，通过ALD工艺，在所述器件上沉积所述应力薄膜结构。

可选的，所述应力薄膜包括纯SiN、经掺杂碳元素的SiN以及经掺杂硼元素的SiN中的至少一种材料。

可选的，所述应力薄膜结构的厚度范围为：100A-400A。

可选的，所述进行退火工艺，通过退火工艺增大所述应力薄膜结构对所述器件施加的应力，包括：

通过RTA工艺，和/或，LSA工艺增大所述应力薄膜结构对所述器件施加的应力。

另一方面，本发明提供一种改善器件负偏压温度不稳定性的结构，包括：

基底以及形成于基底上的器件；

通过ALD工艺，形成于所述氧化薄膜层上的应力薄膜结构，所述应力薄膜结构包括至少一层应力薄膜。