[发明专利]神经网络处理器板卡及相关产品

权利要求书

1.一种神经网络处理器板卡，其特征在于，所述神经网络处理器板卡包括：神经网络芯片封装结构、第一电气及非电气连接装置和第一基板；所述神经网络芯片封装结构包括：神经网络芯片、第二电气及非电气连接装置和第二基板，所述第二基板承载所述神经网络芯片，所述第二基板通过所述第二电气及非电气连接装置与所述神经网络芯片连接；

所述神经网络芯片包括：主处理电路以及多个基础处理电路；所述主处理电路或多个基础处理电路中至少一个基础处理电路包括：数据类型运算电路，所述数据类型运算电路，用于执行浮点类型数据以及定点类型数据之间的转换；所述主处理电路通过所述第二电气及非电气连接装置与所述第二基板连接；

所述主处理电路，用于执行神经网络运算中的各个连续的运算以及与所述基础处理电路传输数据；

所述多个基础处理电路，用于依据所述主处理电路传输的数据以并行方式执行神经网络中的运算，并将运算结果传输给所述主处理电路。

2.根据权利要求1所述的神经网络处理器板卡，其特征在于，所述神经网络芯片封装结构还包括：焊盘、焊球，补强结构，所述第二基板包括：连接点和引脚；

所述焊盘与所述神经网络芯片连接，所述焊球形成于所述焊盘与所述第二基板的连接点之间；所述引脚与所述第一基板相连，实现外部数据和内部数据的传输；所述补强结构与焊盘连接，所述补强结构内埋于所述焊球中。

3.根据权利要求2所述的神经网络处理器板卡，其特征在于，所述第二基板还包括：绝缘填充物、散热膏和金属外壳散热片；所述散热膏和所述金属外壳散热片用于散发所述神经网络芯片运行时的热量。

4.根据权利要求1-3任意一项所述的神经网络处理器板卡，其特征在于，所述第一基板还包括：快速外部设备互连总线接口、小封装可热插拔接口、以太网接口或控制器局域网总线接口。

5.根据权利要求1-3任意一项所述的神经网络处理器板卡，其特征在于，所述神经网络芯片封装结构的封装结构为下述封装的任意一种：

倒装芯片球栅阵列封装、薄型四方扁平式封装、带散热器的四方扁平封装、无引脚四方扁平封装、小间距四方扁平式封装。

6.根据权利要求1所述的神经网络处理器板卡，其特征在于，所述神经网络芯片还包括：分支处理电路，所述分支处理电路设置在主处理电路与至少一个基础处理电路之间；

所述分支处理电路，用于在主处理电路与至少一个基础处理电路之间转发数据；

所述主处理电路，用于获取待计算的数据块以及运算指令，通过所述数据类型运算电路将待计算的数据块转换成定点类型的数据块，依据该运算指令对定点类型的待计算的数据块划分成分发数据块以及广播数据块；对所述分发数据块进行拆分处理得到多个基本数据块，将所述多个基本数据块分发至所述至少一个基础处理电路，将所述广播数据块广播至所述至少一个基础处理电路；

所述基础处理电路，用于对所述基本数据块与所述广播数据块以定点类型执行内积运算得到运算结果，将所述运算结果发送至所述主处理电路；

所述主处理电路，用于对所述运算结果处理得到所述待计算的数据块以及运算指令的指令结果；

所述主处理电路，具体用于将所述广播数据块通过一次广播至所述多个基础处理电路；

所述基础处理电路，具体用于将所述基本数据块与所述广播数据块以定点数据类型执行内积处理得到内积处理结果，将所述内积处理结果累加得到运算结果，将所述运算结果发送至所述主处理电路；

所述主处理电路，用于在如所述运算结果为内积处理的结果时，对所述运算结果累加后得到累加结果，将该累加结果排列得到所述待计算的数据块以及运算指令的指令结果。