[发明专利]一种薄膜晶体管及其制造方法

说明书

本发明提供一种薄膜晶体管及其制造方法，薄膜晶体管包括栅极、覆盖栅极的栅极绝缘膜、位于栅极绝缘膜上且位于栅极上方的金属氧化物半导体层，还包括覆盖在金属氧化物半导体层上的第一绝缘层、与金属氧化物半导体层同层且分别位于金属氧化物半导体层两端接触的第一氧化物导体和第二氧化物导体、位于第一氧化物导体上的源极、位于第二氧化物导体上的漏极以及第二绝缘层，其中第二绝缘层覆盖第一绝缘层、源极、漏极和栅极绝缘膜。本发明第一氧化物导体和第二氧化物导体为金属氧化物半导体未覆盖第一绝缘层导体化形成，第一绝缘层决定沟道的尺寸L1，这样实现了薄膜晶体管的小型化，避免第二绝缘层形成前氧化物半导体材料处理造成第二金属层的氧化。

技术领域

本发明涉及显示面板的技术领域，尤其涉及一种薄膜晶体管及其制造方法。

背景技术

现有主流显示主要分为液晶显示面板(TFT-LCD)和有机EL(ElectroLuminescence：电致发光)显示装置即OLED或Micro-OLED(目前主要还是OLED) 等。

无论是被动发光的TFT-LCD还是自动电致发光的OLED，都需要作为开关 元件的薄膜晶体管(Thin Film Transistror，简称TFT)，形成TFT基板需要多个 栅极配线、源极配线以及位于交叉部的TFT。TFT有源层目前常用的材料主要分 为三类：非晶硅、低温多晶硅和氧化物半导体。由于氧化物半导体与非晶硅相比， 具有较高迁移率，与低温多晶硅相比，均一性较好，且制造工艺相对简单，因此 比较适用于大面积显示装置如TV和Monitior等。

氧化物半导体TFT器件结构目前主要分为刻蚀阻挡层(Etching Stopper Layer，简称ESL)结构和背沟道刻蚀(Back Channel Etching，简称BCE)型结构。ESL 结构由于在氧化物半导体层图案化以后，会沉积一层刻蚀阻挡层来保护氧化物半 导体层，避免源极和漏极刻蚀时，TFT沟道处由于有刻蚀阻挡层保护，从而TFT 沟道受到损伤较小，TFT器件特性较佳，但TFT沟道的宽度L由刻蚀阻挡层的 刻蚀孔间距决定，缩小范围有限，目前主要为8um，不利于器件小型化和高分辨 率产品开发。

新型背沟道刻蚀(Back Channel Etching，简称BCE)型结构，相比ESL结 构，减少了刻蚀阻挡层，有利于器件小型化。但为了获得好的器件特性，在源极 和漏极图案化以后第一绝缘层成膜前进行高功率等离子处理，高功率等离子处理 易导致源极和漏极金属氧化，影响产品品质和良率。

发明内容

本发明的目的在于提供一种解决传统刻蚀阻挡型结构的尺寸较大、新型背沟 道刻蚀源极和漏极氧化严重的薄膜晶体管及其制造方法。

本发明提供一种薄膜晶体管，其包括栅极、覆盖栅极的栅极绝缘膜、位于栅 极绝缘膜上且位于栅极上方的金属氧化物半导体层，还包括覆盖在金属氧化物半 导体层上的第一绝缘层、与金属氧化物半导体层同层且分别位于金属氧化物半导 体层两端接触的第一氧化物导体和第二氧化物导体、位于第一氧化物导体上的源 极、位于第二氧化物导体上的漏极以及第二绝缘层，其中第二绝缘层覆盖第一绝 缘层、源极、漏极和栅极绝缘膜。

优选地，源极覆盖第一氧化物导体，漏极覆盖第二氧化物导体。

优选地，源极和漏极分别与第一绝缘层的两端之间接触孔。

优选地，源极和漏极分别覆盖第一绝缘层的两端。

本发明还提供一种薄膜晶体管的制造方法，包括如下步骤：

S1：在玻璃基板上沉积第一金属层，涂覆光阻、光刻和刻蚀后形成图案化的 栅极；

S2：在步骤S1的基础上沉积覆盖第一金属层的栅极绝缘膜；

S3：在步骤S2的基础上沉积氧化物半导体材料，对氧化物半导体材料进行 图案化形成氧化物半导体层，氧化物半导体层在第一金属层上的投影超过栅极、 的两端；