[发明专利]单刀双掷开关

说明书

一种单刀双掷开关，其包括分别设置在第一端口和第二端口之间以及所述第一端口和第三端口之间的开关单元，并且被配置为互补地执行。每个开关单元都包括：天线端口；电路端口；传输线，其被配置成耦合所述天线端口与所述电路端口；以及开关元件，其连接在所述传输线和地之间。所述开关元件包括：并联电路，其包括并联连接的晶体管和电感器；以及电容器，其与所述并联电路串联连接。所述传输线具有与从所述天线端口在所述开关单元内部看到的阻抗和从所述电路端口在所述开关单元内部看到的阻抗不同的特征阻抗。

技术领域

本发明的方面涉及一种选择性地输入和输出信号的单刀双掷开关。

背景技术

传统上已经使用了单刀双掷开关(SPDT)，其将诸如天线的用于高频信号处理的装置选择性地连接到两个输入/输出端子。例如，在专利文献1(日本未审专利公开No.H8-213802)中所述的高频开关电路包括：半导体开关元件，其被设置在连接两个输入/输出端子的传输线上的一点与地之间；1/4波长线，其被插入到传输线中；以及电感电抗元件，其被设置在传输线的点与地之间，并被配置成与半导体开关元件组合以构成谐振电路。作为其它开关电路，还已知专利文献2(日本未审专利公开No.H9-008501)和专利文献3(日本未审专利公开No.2016-010045)中所述的那些开关电路。

在上述传统的高频开关电路中，在高频或高功率应用中，存在作为开关元件的晶体管的开路特性和短路特性倾向于被偏压的趋势。结果，当晶体管开路时，端子之间的通道损耗可能显著增加。因此，需要一种单刀双掷开关，其能够减小晶体管开路时端子之间的通道损耗。

发明内容

根据本发明的一个方面，提供了一种单刀双掷开关，其包括：第一端口；第二端口；第三端口；第一开关单元，其连接在第一端口和第二端口之间；以及第二开关单元，其连接在第一端口和第三端口之间。第一开关单元包括：第一天线端口，其连接到第一端口；第一电路端口，其连接到第二端口；第一传输线，其被配置成将第一天线端口耦合到第一电路端口；以及第一开关元件，其连接在第一传输线和地之间。第一开关元件包括：第一并联电路，其包括第一晶体管和与第一晶体管并联连接的第一电感器，该第一并联电路被接地；和第一电容器，其连接在第一传输线和第一并联电路之间。第二开关单元包括：第二天线端口，其连接到第一端口；第二电路端口，其连接到第三端口；第二传输线，其被配置成将第二天线端口耦合到第二电路端口；以及第二开关元件，其连接在第二传输线和地之间。第二开关元件包括：第二并联电路，其包括第二晶体管和与第二晶体管并联连接的第二电感器，该第二并联电路被接地；和第二电容器，其连接在第二传输线和第二并联电路之间。第一传输线的特征阻抗与从第一天线端口看到的第一阻抗和从第一电路端口看到的第二阻抗每个都不同，并且第二传输线的特征阻抗与从第二天线端口看到的第一阻抗和从第二电路端口看到的第三阻抗每个都不同。

附图说明

图1是示出根据实施例的SPDT 1的示意性配置的电路图。

图2是图1的晶体管13的等效电路图。

图3是示出从史密斯圆图上的普通FET的漏极看到的阻抗的计算结果的视图。

图4是示出在史密斯圆图上从添加有电感器17的晶体管13的漏极看到的阻抗的计算结果的视图。

图5是示出在史密斯圆图上从添加有电容器15的晶体管13的漏极看到的阻抗的计算结果的视图。

图6是示出当通过实施例补偿反射特性时在史密斯圆图上从晶体管13的漏极看到的阻抗的计算结果的视图。

图7是从图1的开关单元Ua去除了一部分传输线的电路图。

图8是示出在图7所示的配置中以各种频率计算从第一端口P1指向第二端口P2的信号的强度的结果的曲线图。

图9是图1的开关单元Ua的电路图。