[发明专利]一种基于FinFET工艺的标准单元版图结构

说明书

本发明提供一种基于FinFET工艺的标准单元衬底‑耦合电容版图结构，由第一至第四版图区域构成；包括有源区、鳍片层、金属0层、接触孔层、金属1层、金属0层切断层、多晶硅层、多晶硅边沿定义层、多晶硅切断层；多晶硅层为数个等间距排放的条形结构；第一至第四版图区域中的多晶硅层与有源区重叠区域用所述多晶硅边沿定义层贴合包围。本发明在不增加原有版图面积的基础上，增加有源区密度，且同时实现衬底和耦合电容的双重功能。

技术领域

本发明涉及半导体制造领域，特别是涉及一种基于FinFET工艺的标准单元版图结构。

背景技术

如图1所示，图1显示为现有技术中的标准单元TAP(衬底)版图，整个单元版图为12个Poly Pitch(多晶硅线宽与间距之和)的宽度，该版图分为第一版图区域和第二版图区域。其中，第一版图区域为NTAP(N型衬底)，第二版图区域为PTAP(P型衬底)。该版图仅可单独实现TAP(衬底)功能，且有源区排布密度(AA density)低，容易出现问题。

因此，需要提出一种新的基于FinFET工艺的标准单元版图结构，解决上述功能单一和有源区排布密度低的问题。

发明内容

鉴于以上所述现有技术的缺点，本发明的目的在于提供一种基于FinFET工艺的标准单元版图结构，用于解决现有技术中的标准单元衬底版图结构中仅能实现单一的衬底功能，并且有源区排布密集的问题。

为实现上述目的及其他相关目的，本发明提供一种基于FinFET工艺的标准单元版图结构，至少包括：有源区、鳍片层、包含有M0A和M0P的金属0层、接触孔层、金属1层、金属0层切断层、多晶硅层、多晶硅边沿定义层、多晶硅切断层；所述标准单元衬底-耦合电容版图结构由第一至第四版图区域构成；所述第一至第四版图区域中的所述多晶硅层为数个等间距排放的条形结构；所述第一至第四版图区域中的所述多晶硅层与所述有源区重叠区域用所述多晶硅边沿定义层贴合包围；所述第一版图区域中还包括：N阱、N型注入层；所述有源区完全吸附于所述鳍片层，并且所述有源区被所述N型注入层完全覆盖；所述N型注入层被所述N阱完全覆盖；并且覆盖了所述有源区的鳍片层用所述M0A连接至一起；所述M0A通过所述接触孔层连接至所述金属1层，并接至电源信号；区域内右侧未覆盖有源区的所述M0A上方末端，与所述M0C垂直交叉；区域内左侧未覆盖有源区的所述M0A上方末端通过所述接触孔层连接至所述金属1层，并接至电源信号；所述多晶硅层上方末端均与POC层垂直交叉；所述第二版图区域还包括：N型注入层、；所述多晶硅层与所述有源区重叠区域形成MOS管的栅极，所述栅极通过所述M0P连接至一起，并通过所述接触孔连接至所述金属1层；所述有源区完全吸附于所述鳍片层上，并被所述N型注入层完全覆盖；所述有源区的鳍片层用所述M0A连接至一起；所述M0A通过所述接触孔层连接至所述金属1层，连接至地信号；区域内右侧未覆盖有源区的所述M0A下方末端，与所述M0C垂直交叉；区域内左侧未覆盖有源区的所述M0A上方末端通过所述接触孔层连接至所述金属1层，并接至地信号；所述多晶硅层下方末端均与POC层垂直交叉；所述第三版图区域还包括：N阱、P型注入层；所述多晶硅层与所述有源区重叠区域形成MOS管的栅极，通过所述M0P连接至一起，并通过所述接触孔连接至所述金属1层，并与所述第二版图区域中的MOS管的栅极连接；所述有源区完全吸附于所述鳍片层上，并被所述P型注入层完全覆盖；所述P型注入层被所述N阱完全覆盖；并且覆盖了所述有源区的鳍片层用所述M0A连接至一起；所述M0A通过所述接触孔层连接至所述金属1层，连接至电源信号；区域内左侧未覆盖有源区的所述M0A上方末端，与所述M0C垂直交叉；区域内右侧未覆盖有源区的所述M0A上方末端通过所述接触孔层连接至所述金属1层，连接至电源信号；所述多晶硅层上方末端均与POC层垂直交叉；所述第四版图区域还包括：P型注入层；所述有源区完全吸附于所述鳍片层，并被所述P型注入层完全覆盖；覆盖了所述有源区的鳍片层用所述M0A连接至一起；所述M0A通过所述接触孔层连接至所述金属1层；区域内左侧未覆盖有源区的所述M0A下方末端，与所述M0C垂直交叉；区域内右侧未覆盖有源区的所述M0A上方末端通过所述接触孔层连接至所述金属1层，连接至地信号；所述多晶硅层下方末端均与POC层垂直交叉。