[发明专利]半导体结构及其形成方法有效
申请号: | 201911174539.8 | 申请日: | 2019-11-26 |
公开(公告)号: | CN112951718B | 公开(公告)日: | 2023-05-26 |
发明(设计)人: | 张彬 | 申请(专利权)人: | 中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司 |
主分类号: | H01L21/308 | 分类号: | H01L21/308 |
代理公司: | 北京集佳知识产权代理有限公司 11227 | 代理人: | 徐文欣 |
地址: | 201203 *** | 国省代码: | 上海;31 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 半导体 结构 及其 形成 方法 | ||
1.一种半导体结构形成的方法,其特征在于,包括:
提供待刻蚀层,所述待刻蚀层上具有第一牺牲膜;
在所述第一牺牲膜上形成若干相互分立的第二牺牲层,相邻的所述第二牺牲层之间具有第一槽,相邻的所述第二牺牲层之间具有第二槽,所述第二槽的宽度大于所述第一槽的宽度,所述第一槽与所述第二槽的宽度方向与所述第二牺牲层排布的方向一致;
在所述第二牺牲层侧壁形成第一侧墙,所述第一槽的宽度与所述第一侧墙的厚度之比大于2:1;
去除所述第二牺牲层,以所述第一侧墙为掩膜刻蚀所述第一牺牲膜,形成若干相互分立的第一牺牲层,相邻的所述第一牺牲层之间具有第三槽,相邻的所述第一牺牲层之间具有第四槽,所述第四槽的宽度大于所述第三槽的宽度,所述第三槽与所述第四槽的宽度方向与所述第一牺牲层排布的方向一致;
在所述第三槽内形成第二侧墙,所述第二侧墙填充满所述第三槽;
在所述第一牺牲层侧壁形成第三侧墙。
2.如权利要求1所述半导体结构形成的方法,其特征在于,所述待刻蚀层为多层结构,所述待刻蚀层包括基底、位于所述基底上的掩膜结构、位于所述掩膜结构上的第一停止层。
3.如权利要求1所述半导体结构形成的方法,其特征在于,所述第二牺牲层的形成方法包括:在所述第一牺牲膜上形成第二停止层;在所述第二停止层上形成第二牺牲膜;在所述第二牺牲膜上形成若干相互分立的图形化结构;以所述图形化结构为掩膜刻蚀所述第二牺牲膜,直至暴露出所述第二停止层为止,形成所述第二牺牲层;在形成所述第二牺牲层之后,去除所述图形化结构。
4.如权利要求3所述半导体结构形成的方法,其特征在于,所述第一侧墙的形成方法包括:在所述第二停止层暴露出的顶部表面、以及所述第二牺牲层的侧壁与顶部表面形成第一侧墙膜;回刻蚀所述第二停止层顶部表面、以及所述第二牺牲层顶部表面的第一侧墙膜,直至暴露出所述第二停止层顶部表面与所述第二牺牲层顶部表面为止,形成所述第一侧墙。
5.如权利要求4所述半导体结构形成的方法,其特征在于,所述第一侧墙膜的形成工艺包括原子层沉积工艺。
6.如权利要求4所述半导体结构形成的方法,其特征在于,回刻蚀所述第一侧墙膜的采用的工艺包括各向异性的干法刻蚀工艺或各向异性的湿法刻蚀工艺。
7.如权利要求4所述半导体结构形成的方法,其特征在于,所述第一侧墙膜的材料包括氮化硅或氮氧化硅。
8.如权利要求1所述半导体结构形成的方法,其特征在于,所述第二侧墙的形成方法包括:在所述待刻蚀层暴露出的顶部表面、以及所述第一牺牲层的侧壁与顶部表面形成第二侧墙膜;刻蚀所述第四槽表面、以及所述第一牺牲层顶部表面的所述第二侧墙膜,直至暴露出所述待刻蚀层的顶部表面与所述第一牺牲层顶部表面为止,形成所述第二侧墙。
9.如权利要求1所述半导体结构形成的方法,其特征在于,所述第三槽的宽度与所述第二侧墙的厚度之比小于2:1,且所述第四槽的宽度与所述第二侧墙的厚度之比大于2:1。
10.如权利要求8所述半导体结构形成的方法,其特征在于,所述第二侧墙膜的形成工艺包括原子层沉积工艺。
11.如权利要求8所述半导体结构形成的方法,其特征在于,刻蚀所述第二侧墙膜的采用的工艺包括各向同性的干法刻蚀工艺或各向同性的湿法刻蚀工艺。
12.如权利要求8所述半导体结构形成的方法,其特征在于,所述第二侧墙膜的材料包括碳氮化硅。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司,未经中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201911174539.8/1.html,转载请声明来源钻瓜专利网。
- 上一篇:光学邻近修正、光掩膜版制作及图形化方法
- 下一篇:磨损刀片定位方法
- 同类专利
- 专利分类
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造