[发明专利]氧化镓半导体结构、MOSFET器件及制备方法

说明书

本发明提供一种氧化镓半导体结构、MOSFET器件及制备方法，其中，氧化镓半导体结构包括硅衬底、介电层及氧化镓薄膜，通过具有高介电常数的介电层，将氧化镓单晶晶片与具有高热导率的硅衬底键合，采用该方法键合技术成熟，且介电层可阻挡电子向衬底迁移，能够有效解决高温环境下器件性能下降的问题，从而可制备具有高导热性、耐击穿电压高及高温下性能稳定的氧化镓半导体结构。本发明解决了氧化镓同质衬底导热性差、氧化镓与硅衬底耐击穿电压低及氧化镓与氧化硅衬底键合技术不成熟等问题，极大的提高了氧化镓器件的性能和设计灵活性，且采用业界最重要的硅衬底，对氧化镓器件的快速发展意义重大。

技术领域

本发明涉及半导体制造领域，特别是涉及一种氧化镓半导体结构、MOSFET器件及制备方法。

背景技术

第三代的宽禁带半导体(禁带宽度E_g＞2.3eV)材料，包括碳化硅、氧化锌、氮化镓、氧化镓等，由于具有耐击穿电压高、电子迁移率大、热稳定性好、抗辐射能力强等优势，越来越多的被应用到光电子器件。

氧化镓作为第三代宽带隙半导体材料，具有较大的禁带宽度(4.5eV～4.9eV)，相当于Si的4倍以上，比氧化锌3.24eV、氮化镓3.4eV还要高，有着击穿场强大等优点，且它的Baliga优值分别是目前研究最多的GaN材料的四倍和SiC材料的十倍，因此，基于氧化镓材料研究的器件将具有更小的导通损耗和更高的功率转换效率，为未来功率器件的发展提供了更广阔的视野。但氧化镓材料存在热导率极低的问题，当直接在氧化镓材料上制备器件时，热流得不到扩散，将严重影响器件的稳定性。

根据目前调查研究，基于同质外延的方法，在氧化镓衬底上制备氧化镓薄膜，并进行器件制备，虽然可在器件电学性能上取得一些结果，但氧化镓材料的热管理问题，仍然没有得到解决。在单个分立元件上，器件在长时间工作状态下性能已经有明显的退化，未来氧化镓材料进行大规模集成应用更难以实现。

基于此，目前最重要也是最关切的问题是把氧化镓薄膜置于具有高导热的异质衬底上，以解决氧化镓材料的散热问题，但是由于氧化镓薄膜与高导热的异质衬底存在晶格失配的问题，导致在高导热的异质衬底上采用外延的方法，不能够沉积高质量的氧化镓薄膜。

因此，提供一种氧化镓半导体结构、MOSFET器件及制备方法，实属必要。

发明内容

鉴于以上所述现有技术的缺点，本发明的目的在于提供一种氧化镓半导体结构、MOSFET器件及制备方法，用于解决现有技术中，在采用外延的方法制备氧化镓半导体结构时，高导热的异质衬底不能够沉积高质量的氧化镓薄膜的问题。

为实现上述目的及其他相关目的，本发明提供一种氧化镓半导体结构的制备方法，包括以下步骤：

提供氧化镓单晶晶片，所述氧化镓单晶晶片的一表面为抛光面；

于所述抛光面上形成介电层，制备第一复合结构，其中，所述介电层远离所述抛光面的表面为注入面；

自所述注入面进行离子注入，以于所述氧化镓单晶晶片的预设深度处形成缺陷层，制备第二复合结构；

提供硅衬底；

将所述注入面与所述硅衬底键合，制备第三复合结构；

对所述第三复合结构进行退火处理，使得所述第三复合结构中的所述氧化镓单晶晶片沿所述缺陷层剥离，以得到氧化镓半导体结构，其中，所述氧化镓半导体结构包括依次叠置的所述硅衬底、介电层及氧化镓薄膜。

可选地，形成所述介电层的方法包括等离子增强原子层沉积、激光沉积、分子束外延及等离子体增强化学气相沉积中的一种。

可选地，所述介电层包括氧化钽层、二氧化钛层、钛酸钡层、二氧化锆层、二氧化铪层及氧化铝层中的一种；所述介电层的厚度为2nm～40nm。