[发明专利]电路装置有效
申请号: | 201911178018.X | 申请日: | 2019-11-27 |
公开(公告)号: | CN111416607B | 公开(公告)日: | 2023-06-27 |
发明(设计)人: | 坂野竜则;高尾和人 | 申请(专利权)人: | 株式会社东芝;东芝电子元件及存储装置株式会社 |
主分类号: | H03K17/567 | 分类号: | H03K17/567 |
代理公司: | 中国贸促会专利商标事务所有限公司 11038 | 代理人: | 肖靖 |
地址: | 日本*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 电路 装置 | ||
提供能够抑制损耗的控制电路、半导体装置以及电路装置。根据实施方式,控制电路与包括第1元件的元件部连接,该第1元件包括第1栅极、第1集电极以及第1发射极。所述控制电路实施第1动作以及第2动作。在所述第1动作的至少一部分中,所述控制电路使第1电流从所述第1集电极向所述第1发射极流动。在所述第2动作的至少一部分中,所述控制电路使第2电流从所述第1发射极向所述第1集电极流动。所述第1动作中的所述第1元件的开关的第1时间常数与所述第2动作中的所述第1元件的开关的第2时间常数不同。
本申请以日本专利申请2019-000102(申请日2019年1月4日)为基础,从该申请享受优先权。本申请通过参照该申请,从而包含该申请的全部内容。
技术领域
本发明的实施方式涉及控制电路、半导体装置以及电路装置。
背景技术
例如,在电力变换电路等中使用IGBT(insulated gate bipolar transistor,绝缘双极型晶体管)等半导体装置。期望能够抑制半导体装置中的损耗的控制电路以及电路。
发明内容
本发明的实施方式提供能够抑制损耗的控制电路、半导体装置以及电路装置。
根据本发明的实施方式,控制电路与包括第1元件的元件部连接,该第1元件包括第1栅极、第1集电极以及第1发射极。所述控制电路实施第1动作以及第2动作。在所述第1动作的至少一部分中,所述控制电路使第1电流从所述第1集电极向所述第1发射极流动。在所述第2动作的至少一部分中,所述控制电路使第2电流从所述第1发射极向所述第1集电极流动。所述第1动作中的所述第1元件的开关的第1时间常数与所述第2动作中的所述第1元件的开关的第2时间常数不同。
根据上述结构的控制电路,能够提供能够抑制损耗的控制电路、半导体装置以及电路装置。
附图说明
图1中的(a)以及(b)是例示第1实施方式的控制电路、半导体装置以及电路装置的示意图。
图2中的(a)以及(b)是例示第1实施方式的控制电路、半导体装置以及电路装置的动作的示意图。
图3中的(a)~(d)是例示第1实施方式的控制电路、半导体装置以及电路装置的动作的示意图。
图4是例示第1实施方式的半导体装置的示意剖视图。
图5是例示第1实施方式的半导体装置的动作的示意剖视图。
图6中的(a)以及(b)是例示第1实施方式的半导体装置的特性的曲线图。
图7中的(a)~(d)是例示第2实施方式的控制电路、半导体装置以及电路装置的示意图。
图8中的(a)以及(b)是例示第2实施方式的控制电路、半导体装置以及电路装置的动作的示意图。
图9中的(a)~(d)是例示第2实施方式的控制电路、半导体装置以及电路装置的动作的示意图。
图10是例示第2实施方式的半导体装置的示意剖视图。
图11是例示第2实施方式的控制电路、半导体装置以及电路装置的示意图。
图12中的(a)~(d)是例示第3实施方式的控制电路、半导体装置以及电路装置的示意图。
图13中的(a)~(c)是例示第3实施方式的控制电路、半导体装置以及电路装置中的动作的示意图。
图14中的(a)~(d)是例示第3实施方式的控制电路、半导体装置以及电路装置中的动作的示意图。
图15是例示第3实施方式的半导体装置的示意剖视图。
图16是例示第3实施方式的半导体装置的示意剖视图。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于株式会社东芝;东芝电子元件及存储装置株式会社,未经株式会社东芝;东芝电子元件及存储装置株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201911178018.X/2.html,转载请声明来源钻瓜专利网。