[发明专利]编程结果检测电路、检测方法、快闪存储器及编程方法

权利要求书

1.一种编程结果检测电路，其特征在于，包括：偏置电路、参考电流生成电路、检测电流生成电路、第一开关电路、第二开关电路、跨阻放大器、比较器及锁存器；其中，

所述偏置电路，用于为所述参考电流生成电路、所述检测电流生成电路、所述跨阻放大器提供偏置电压；

所述参考电流生成电路，用于根据纠错单元的最大纠错数量生成参考电流；

所述检测电流生成电路，用于根据编程失败的单元的数量生成检测电流；

所述第一开关电路，用于在编程时隔离所述参考电流生成电路和所述跨阻放大器；

所述第二开关电路，用于在编程时隔离所述检测电流生成电路和所述跨阻放大器；

所述跨阻放大器，用于将所述参考电流转换为参考电压，将检测电流转换为检测电压；

所述比较器，用于对所述参考电压及所述检测电压进行比较，输出第一比较结果，所述第一比较结果用于表征所述编程失败的单元数量是否超出纠错单元的最大纠错数量；

锁存器，用于对所述第一比较结果进行存储。

2.如权利要求1所述的编程结果检测电路，其特征在于，所述偏置电路包括：第一PMOS管、第二PMOS管、第一NMOS管、第二NMOS管、第三NMOS管、第四NMOS管、第一电阻、第二电阻及电流调节电路；其中，

所述第一电阻的一端与所述第三NMOS管的漏极、所述第四NMOS管的栅极相连，所述第一电阻的另一端用于接收电源电压；

所述第四NMOS管的漏极与所述第二PMOS管的漏极、所述第二PMOS管的栅极、所述第一PMOS管的栅极以及所述第二NMOS管的漏极相连，所述第四NMOS管的源极、所述第三NMOS管的源极、所述第一NMOS管的源极以及所述第二NMOS管的源极接地；

所述第二PMOS管的源极用于接收所述电源电压；

所述第一PMOS管的漏极与所述第一NMOS管的漏极、所述第一NMOS管的栅极、所述第二NMOS管的栅极以及所述第三NMOS管的栅极相连并适于输出所述偏置电压，所述第一PMOS管的源极与所述第二电阻的一端相连；

所述第二电阻的另一端与所述电流调节电路相连；

所述电流调节电路用于调节偏置电流的大小。

3.如权利要求2所述的编程结果检测电路，其特征在于，所述电流调节电路包括：第三PMOS管、第四PMOS管、第五PMOS管、第三电阻、第四电阻、第五电阻、第一反相器、第二反相器及第三反相器；其中，

所述第二电阻的另一端与所述第五电阻的一端及所述第三PMOS管的漏极相连；

所述第五电阻的另一端与所述第四电阻的一端、所述第三PMOS管的源极及所述第四PMOS管的漏极相连；

所述第三PMOS管的栅极与所述第一反相器的输出端相连；

所述第四电阻的另一端与所述第三电阻的一端、所述第四PMOS管的源极及所述第五PMOS管的漏极相连；

所述第四PMOS管的栅极与所述第二反相器的输出端相连；

所述第三电阻的另一端与所述第五PMOS管的源极相连并适于接收所述电源电压，所述第五PMOS管的栅极与所述第三反相器的输出端相连；

所述第一反相器的输入端连接所述第二反相器的输入端及所述第三反相器的输入端并适于接收预设的第一控制信号，所述电流调节电路用于根据第一控制信号调节所述偏置电流的大小。

4.如权利要求1所述的编程结果检测电路，其特征在于，所述参考电流生成电路包括：k+2个NMOS偏置管及k+2个NMOS使能管，所述k+2个NMOS偏置管包括：偏置N管及k+1个偏置调节N管；k+2个NMOS使能管包括：使能N管及k+1个偏置使能N管，k为整数；

所述k+2个NMOS偏置管的栅极用于接收所述偏置电压；

所述k+2个NMOS偏置管的源极接地；

所述使能N管的栅极用于接收电源电压，所述k+1个偏置使能N管的栅极分别接收对应的第二控制信号，每个NMOS使能管的源极对应连接一个NMOS偏置管的漏极，所述k+2个NMOS使能管的漏极相连并用于输出所述参考电流。