[发明专利]数据写入系统与方法

说明书

一种数据写入系统以及一种数据写入方法。数据写入系统包含一主存储器、一快取存储器以及一核心处理电路。主存储器包含一限制区域以及一非限制区域。快取存储器耦接主存储器。快取存储器包含多个路。核心处理电路耦接快取存储器且包含一逻辑电路。逻辑电路用以依据主存储器中的一存取位址、限制区域以及一模式设定信息，从所述多个路中选择一者作为一被选择路，以将对应于存取位址的数据写入被选择路。

技术领域

本公开中所述实施例内容涉及一种快取技术，特别涉及一种适用于快取存储器的数据写入系统以及数据写入方法。

背景技术

在存储器技术中，快取存储器可协同主存储器运行。相较于主存储器，快取存储器的运行速度较快。据此，通过配置快取存储器，可提高整个系统的运行效率，其中快取存储器的快取命中率(cache hit rate)以及快取未命中代价(cache miss penalty)是影响系统运行效率的关键因素。

发明内容

本公开的一些实施方式涉及一种数据写入系统。数据写入系统包含一主存储器、一快取存储器以及一核心处理电路。主存储器包含一限制区域以及一非限制区域。快取存储器耦接主存储器。快取存储器包含多个路。核心处理电路耦接快取存储器且包含一逻辑电路。逻辑电路用以依据主存储器中的一存取位址、限制区域以及一模式设定信息，从所述多个路中选择一者作为一被选择路，以将对应于存取位址的数据写入被选择路。

本公开的一些实施方式涉及一种数据写入方法。数据写入方法包含：通过一核心处理电路的一逻辑电路读取一基址信息以及一顶址信息，以决定一主存储器的一限制区域以及一非限制区域；以及通过逻辑电路依据一主存储器中的一存取位址、限制区域以及一模式设定信息，从一快取存储器的多个路中选择一者作为一被选择路，以将对应于存取位址的数据写入被选择路。

综上所述，本公开的数据写入系统以及数据写入方法，可避免限制区域的数据与非限制区域的数据相互影响。

附图说明

为让本公开的上述和其他目的、特征、优点与实施例能够更明显易懂，附图的说明如下：

图1是依照本公开一些实施例所示出的一数据写入系统的示意图；

图2是依照本公开一些实施例所示出的暂存器、逻辑电路以及快取存储器的示意图；

图3是依照本公开一些实施例所示出的一模式设定信息的示意图；

图4是依照本公开一些实施例所示出的图1的暂存器的一设定方法的流程图；

图5是依照本公开一些实施例所示出的一数据写入系统的运行方法的流程图；

图6是图5的运行方法的操作示意图；以及

图7是依照本公开一些实施例所示出的一数据写入方法的流程图。

符号说明

100…数据写入系统

120…核心处理电路

121…逻辑电路

140…快取存储器

141…比较电路

142…选择电路

143…输出电路

160…主存储器

400…设定方法

500…运行方法

700…数据写入方法

R1-R3…暂存器

BA…基址信息

TA…顶址信息