[发明专利]一种基于PCI总线的双通道共享时钟触发调延装置

权利要求书

1.一种基于PCI总线的双通道共享时钟触发调延装置，其特征在于，包括：

PCI总线，用于将控制设备的调延参数传输至本装置，以及为装置中的各模块供电；

电源模块，通过PCI总线给整个装置供电；

信号输入、输出接口，用于本装置对外接的时钟信号和触发信号进行输入、输出；

调延控制模块，由FPGA实现，FPGA主要功能包括参数解析模块、倍频模块、分频器、分路模块、计数器和寄存器组；主要是根据调延参数对时钟信号和触发信号进行延时粗调；

精准延时模块，包括四块时钟延时芯片，其中，两块用于触发信号的延时精调，另外两块用于时钟信号的延时精调；

双通道共享时钟触发调延装置的工作流程为：

外接的时钟和触发源通过信号输入接口给调延控制模块提供时钟信号和触发信号；

同时，控制设备通过PCI总线发送调延参数到调延控制模块，通过调延控制模块的PCI接口输入至参数解析模块，参数解析模块再将调延参数解析为使能信号EN、通道1时钟频率CH1_CLK、通道2时钟频率CH2_CLK、通道2时钟延时时间CLK_DELAY、通道2触发延时时间TRIG_DELAY和保留数据，并分别存入对应的寄存器；

当寄存器组中每次有新的值写入对应寄存器后，FPGA读取各寄存器值，当读取EN寄存器值为0xffffffff时，FPGA将接收到的时钟信号通过倍频模块倍频，再按照CH1_CLK和CH2_CLK寄存器中的值通过分频器对倍频后的时钟信号进行分频，产生两路时钟信号，然后再按照CLK_DELAY寄存器中的值，利用计数器1进行时钟延时粗调；同时，FPGA将接收到的触发信号通过分路模块分成两路，然后根据TRIG_DELAY寄存器中的值，利用计数器2对这两路触发信号进行延时粗调；最后，延时粗调后的四路信号传输到精准延时模块，其中，两路时钟信号分别输入至两块时钟延时芯片，两路触发信号分别输入至两块触发延时芯片，然后FPGA按照CLK_DELAY和TRIG_DELAY寄存器中的值，控制四组延时芯片，通过四组延时芯片对自个输入的信号进行延时精调，最后通过信号输出接口输出。

2.根据权利要求1所述的基于PCI总线的双通道共享时钟触发调延装置，其特征在于，所述延时粗调的延时时间不超过时钟信号的周期长度。