[发明专利]集成电路的顶层铜工艺结构及其制造方法

权利要求书

1.一种集成电路的顶层铜工艺结构，其特征在于：顶层铜通过大马士革工艺形成于顶层层间膜中；

所述顶层铜和所述顶层层间膜的表面依次形成有掺碳氮化硅层和阻障层，所述阻障层的致密性和防水性大于所述掺碳氮化硅层的致密性和防水性；

在所述阻障层的表面形成有顶部结构，所述顶部结构中包括采用SiH4基反应气体形成的第一氧化层或第一氮化层，所述第一氧化层或所述第一氮化层中形成有由SiH4基反应气体带来的活性氢；

所述阻障层位于所述顶部结构的底部作为防止所述第一氧化层或所述第一氮化层中的活性氢和水汽扩散到所述顶层层间膜及以下的前层结构中的阻挡结构。

2.如权利要求1所述的集成电路的顶层铜工艺结构，其特征在于：所述阻障层的材料包括TiN和HfO2的叠加层。

3.如权利要求2所述的集成电路的顶层铜工艺结构，其特征在于：所述顶层铜和所述顶层层间膜以下的前层结构包括：

形成于晶圆上的集成电路的器件结构；

位于所述晶圆表面和所述顶层铜之间的多层铜层和多层层间膜。

4.如权利要求3所述的集成电路的顶层铜工艺结构，其特征在于：所述第一氧化层采用PECVD工艺形成。

5.如权利要求4所述的集成电路的顶层铜工艺结构，其特征在于：所述第一氮化层形成在所述第一氧化层的表面，所述第一氮化层作为钝化层。

6.如权利要求4所述的集成电路的顶层铜工艺结构，其特征在于：所述第一氧化层中形成有铝通孔。

7.如权利要求3所述的集成电路的顶层铜工艺结构，其特征在于：所述顶层层间膜和底部的多层所述层间膜都包括低K介质层。

8.如权利要求7所述的集成电路的顶层铜工艺结构，其特征在于：所述低K介质层的材料包括BD或BDⅡ；BD的组成元素包括C，H，O，Si，K值为2.5～3.3，BDⅡ是BD的改进版本。

9.一种集成电路的顶层铜工艺结构的制造方法，其特征在于，包括如下步骤：

步骤一、完成顶层铜之前的工艺，之后采用大马士革工艺在顶层层间膜中形成所述顶层铜；所述顶层铜之前的工艺用于形成所述顶层铜和所述顶层层间膜以下的前层结构；

步骤二、在所述顶层铜和所述顶层层间膜的表面依次形成掺碳氮化硅层和阻障层，所述阻障层的致密性和防水性大于所述掺碳氮化硅层的致密性和防水性；

步骤三、在所述阻障层表面上形成顶部结构；所述顶部结构中包括采用SiH4基反应气体形成的第一氧化层或第一氮化层，所述第一氧化层或所述第一氮化层中形成有由SiH4基反应气体带来的活性氢；

所述阻障层位于所述顶部结构的底部作为防止所述第一氧化层或所述第一氮化层中的活性氢和水汽扩散到所述顶层层间膜及以下的前层结构中的阻挡结构。

10.如权利要求9所述的集成电路的顶层铜工艺结构的制造方法，其特征在于：所述阻障层的材料包括TiN和HfO2的叠加层。

11.如权利要求10所述的集成电路的顶层铜工艺结构的制造方法，其特征在于：所述顶层铜和所述顶层层间膜以下的前层结构包括：

形成于晶圆上的集成电路的器件结构；

位于所述晶圆表面和所述顶层铜之间的多层铜层和多层层间膜。

12.如权利要求11所述的集成电路的顶层铜工艺结构的制造方法，其特征在于：所述第一氧化层采用PECVD工艺形成。

13.如权利要求12所述的集成电路的顶层铜工艺结构的制造方法，其特征在于：所述第一氮化层形成在所述第一氧化层的表面，所述第一氮化层作为钝化层。

14.如权利要求12所述的集成电路的顶层铜工艺结构的制造方法，其特征在于：所述第一氧化层中形成有铝通孔。

15.如权利要求11所述的集成电路的顶层铜工艺结构的制造方法，其特征在于：所述顶层层间膜和底部的多层所述层间膜都包括低K介质层；所述低K介质层的材料包括BD或BDⅡ，BD的组成元素包括C，H，O，Si，K值为2.5～3.3，BDⅡ是BD的改进版本。